一種冗余結構存儲單元制造技術

本發明專利技術提出一種冗余結構存儲單元，包括：第一開關管、第二開關管、第三開關管和第四開關管；第一存儲管、第二存儲管、第三存儲管和第四存儲管；以及第一動態漏電補償管、第二動態漏電補償管、第三動態漏電補償管和第四動態漏電補償管。本發明專利技術與傳統的6管靜態隨機訪問存儲單元相比，漏電補償NMOS管取代原有PMOS管，降低發生軟錯誤概率，同時增加了存儲信息的冗余節點和反饋通路，當任意單個節點翻轉時，本發明專利技術能夠自行通過冗余節點的信息恢復，具有良好的抗軟錯誤能力。

【技術實現步驟摘要】

本專利技術涉及存儲單元，具體涉及ー種冗余結構存儲單元。
技術介紹
SRAM (Static Random Access Memory),即靜態隨機存取存儲器，其具有較高的性能，SRAM作為半導體存儲器大家族的主要成員，是世界上應用最廣泛的存儲器，它是數字處理、信息處理、自動控制設備中不可缺少的部件。在深亞微米エ藝條件下，芯片內部可變性日益増加，電源電壓VDD日漸降低，使得SRAM存儲單元穩定性受到一定影響，并且隨著器件尺寸等比例縮小，芯片集成度升高，封裝密度上升，這ー系列的變化都會導致ー些意想不到的問題，使得半導體存儲器件的可靠性變差。例如，高能帶電粒子入射SRAM單元敏感節點引起的軟錯誤(Soft Error)問題正日益受到關注。隨著空間技術的快速發展，越來越多的SRAM器件被應用到各類航天器和衛星的控制系統中。在空間輻射環境中，高能粒子(質子、中子、a粒子和其他重離子)轟擊微電子電路的敏感區時會引發單粒子效應(Single Event Effect, SEE)。福射效應可能會引起電路工作的瞬時擾動，可能會改變電路的邏輯狀態，甚至引起器件和集成電路的永久損傷。這種由于粒子轟擊時產生的單粒子效應而改變存儲單元的邏輯狀態的現象，稱為單粒子翻轉單粒子翻轉(Single Event Upset, SEU),是各種航天器面臨的最主要的可靠性問題之一。對SEU的加固在長期以來都是研究的熱點。
技術實現思路
本專利技術g在至少在一定程度上解決上述技術問題之一或至少提供ー種有用的商業選擇。為此，本專利技術的ー個目的在于提出ー種具有良好的抗軟錯誤能力的靜態隨機存儲單元。根據本專利技術實施例的ー種冗余結構存儲單元，包括第一開關管(Ml)、第二開關管(M5)、第三開關管(M4)和第四開關管(M8);第一存儲管(M2)、第二存儲管(M6)、第三存儲管(M3)和第四存儲管(M7)；以及第一動態漏電補償管(MDl )、第二動態漏電補償管(MD2)、第三動態漏電補償管(MD3)和第四動態漏電補償管(MD4)，其中，所述第一開關管(Ml)、所述第二開關管(M5)柵極受字線(WL)控制，漏極與位線(BL)相連，所述第一開關管(Ml)源極分別與所述第三存儲管(M3)、所述第四存儲管(M7)柵極相連，所述第二開關管(M5)源極與所述第二存儲管(M6)漏極相連，所述第一存儲管(M2)、所述第二存儲管(M6)柵極都與所述第三開關管(M4)源極相連，所述第三存儲管(M3)漏極與所述第三開關管(M4)源極相連，所述第四存儲管(M7)漏極與所述第四開關管(M8)源極相連，源極都接地，所述第三存儲管(M3)、所述第四存儲管(M7)柵極都與所述第一開關管(Ml)源極相連，所述第一存儲管(M2)漏極與所述第一開關管(Ml)源極相連，所述第二存儲管(M6)漏極與所述第二開關管(M5)源極相連，源極都接地，所述第三開關管(M4)、所述第四開關管(M8)柵極受字線(WL)控制，漏極與互補位線(/BL)相連，所述第三開關管(M4)源極與所述第一存儲管(M2)、所述第二存儲管(M6)柵極相連，所述第四開關管(M8)源極與所述第四存儲管(M7)漏極相連，所述第一動態漏電補償管(MDl)柵極與所述第二開關管(M5)源極相連，源極與所述第三存儲管(M3)、所述第四存儲管(M7)柵極相連，漏極受動態補償電壓(VD)控制，所述第二動態漏電補償管(MD2)柵極與所述第四開關管(M8)源極相連，源極與所述第一存儲管(M2)、所述第ニ存儲管(M6)柵極相連，漏極受動態補償電壓(VD)控制，所述第三動態漏電補償管(MD3)柵極與所述第三存儲管(M3)、所述第四存儲管(M7)柵極相連，源極與所述第二開關管(M5)源極相連，漏極受動態補償電壓(VD)控制，所述第四動態漏電補償管(MD4)柵極與所述第一存儲管(M2)、所述第二存儲管(M6)柵極相連，源極與所述第四開關管(M8)源極相連，漏極受動態補償電壓(VD)控制。本專利技術的靜態隨機訪問存儲單元與傳統的6T靜態隨機訪問存儲單元相比，原有的PMOS負載改進為漏電補償NMOS管，大大降低發生軟錯誤概率，同時增加了存儲信息的冗余節點和反饋通路。當任意單個節點翻轉時，能夠自行通過冗余節點的信息恢復。本專利技術的単元面積小、低功耗且與商用エ藝兼容，有希望取代傳統的6管存儲單元成為抗SEU效應SRAM的實現基礎。本專利技術的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本專利技術的實踐了解到。附圖說明本專利技術的上述和/或附加的方面和優點從結合下面附圖對實施例的描述中將變得明顯和容易理解，其中圖1是現有技術的6管靜態隨機訪問存儲單元的電路2是本專利技術的冗余結構存儲單元的電路圖具體實施例方式下面詳細描述本專利技術的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，g在用于解釋本專利技術，而不能理解為對本專利技術的限制。在本專利技術的描述中，需要理解的是，術語“中心”、“縱向”、“橫向”、“長度”、“寬度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底” “內”、“外”、“順時針”、“逆時針”等指示的方位或位置關系為基于附圖所示的方位或位置關系，僅是為了便于描述本專利技術和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本專利技術的限制。此外，術語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特征的數量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括ー個或者更多個該特征。在本專利技術的描述中，“多個”的含義是兩個或兩個以上，除非另有明確具體的限定。 在本專利技術中，除非另有明確的規定和限定，術語“安裝”、“相連”、“連接”、“固定”等術語應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內部的連通。對于本領域的普通技術人員而言，可以根據具體情況理解上述術語在本專利技術中的具體含義。在本專利技術中，除非另有明確的規定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接觸，也可以包括第一和第二特征不是直接接觸而是通過它們之間的另外的特征接觸。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或僅僅表示第一特征水平高度小于第二特征。如圖1所示，現有的采用的NMOS負載的6管SRAM結構包括第一開關管(Ml’)、第一存儲管(M2’)、第二存儲管(M3’)、第一動態漏電補償管(MD1’)、第二動態漏電補償管(MD2’)和第二開關管(M4’)。其中， 第一開關管(Ml’)柵極受字線(WL)控制，漏極與位線(BL)相連，第一開關管(Ml’ )源極與第二存儲管(M3’)柵極相連，第一開關管(Ml’)源極與第一存儲管(M2’)漏極相連；第一存儲管(M2’)本文檔來自技高網...

【技術保護點】
一種冗余結構存儲單元，其特征在于，包括：第一開關管（M1）、第二開關管（M5）、第三開關管（M4）和第四開關管（M8）；第一存儲管（M2）、第二存儲管（M6）、第三存儲管（M3）和第四存儲管（M7）；以及第一動態漏電補償管（MD1）、第二動態漏電補償管（MD2）、第三動態漏電補償管（MD3）和第四動態漏電補償管（MD4），其中，所述第一開關管（M1）、所述第二開關管（M5）柵極受字線（WL）控制，漏極與位線（BL）相連，所述第一開關管（M1）源極分別與所述第三存儲管（M3）、所述第四存儲管（M7）柵極相連，所述第二開關管（M5）源極與所述第二存儲管（M6）漏極相連，所述第一存儲管（M2）、所述第二存儲管（M6）柵極都與所述第三開關管（M4）源極相連，所述第三存儲管（M3）漏極與所述第三開關管（M4）源極相連，所述第四存儲管（M7）漏極與所述第四開關管（M8）源極相連，源極都接地，所述第三存儲管（M3）、所述第四存儲管（M7）柵極都與所述第一開關管（M1）源極相連，所述第一存儲管（M2）漏極與所述第一開關管（M1）源極相連，所述第二存儲管（M6）漏極與所述第二開關管（M5）源極相連，源極都接地，所述第三開關管（M4）、所述第四開關管（M8）柵極受字線（WL）控制，漏極與互補位線（/BL）相連，所述第三開關管（M4）源極與所述第一存儲管（M2）、所述第二存儲管（M6）柵極相連，所述第四開關管（M8）源極與所述第四存儲管（M7）漏極相連，所述第一動態漏電補償管（MD1）柵極與所述第二開關管（M5）源極相連，源極與所述第三存儲管（M3）、所述第四存儲管（M7）柵極相連，漏極受動態補償電壓（VD）控制，所述第二動態漏電補償管（MD2）柵極與所述第四開關管（M8）源極相連，源極與所述第一存儲管（M2）、所述第二存儲管（M6）柵極相連，漏極受動態補償電壓（VD）控制，所述第三動態漏電補償管（MD3）柵極與所述第三存儲管（M3）、所述第四存儲管（M7）柵極相連，源極與所述第二開關管（M5）源極相連，漏極受動態補償電壓（VD）控制，所述第四動態漏電補償管（MD4）柵極與所述第一存儲管（M2）、所述第二存儲管（M6）柵極相連，源極與所述第四開關管（M8）源極相連，漏極受動態補償電壓（VD）控制。...

【技術特征摘要】
1.一種冗余結構存儲單元，其特征在于，包括 第一開關管(Ml)、第二開關管(M5)、第三開關管(M4)和第四開關管(M8)； 第一存儲管(M2)、第二存儲管(M6)、第三存儲管(M3)和第四存儲管(M7)； 以及第一動態漏電補償管(MD1)、第二動態漏電補償管(MD2)、第三動態漏電補償管(MD3)和第四動態漏電補償管(MD4)，其中， 所述第一開關管(Ml)、所述第二開關管(M5)柵極受字線(WL)控制，漏極與位線(BL)相連，所述第一開關管(Ml)源極分別與所述第三存儲管(M3)、所述第四存儲管(M7)柵極相連，所述第二開關管(M5)源極與所述第二存儲管(M6)漏極相連， 所述第一存儲管(M2)、所述第二存儲管(M6)柵極都與所述第三開關管(M4)源極相連，所述第三存儲管(M3)漏極與所述第三開關管(M4)源極相連，所述第四存儲管(M7)漏極與所述第四開關管(M8)源極相連，源極都接地， 所述第三存儲管(M3)、所述第四存儲管(M7)柵極都與所述第一開關管(Ml)源極相連，所述第一存儲管(M2)漏極與所述第一開關管(Ml)源極相連，所述第二存儲管...

【專利技術屬性】
技術研發人員：潘立陽，劉雪梅，伍冬，
申請(專利權)人：清華大學，
類型：發明
國別省市：