一種相變內存裝置制造方法及圖紙

本發明專利技術提供一種相變內存裝置，該相變內存裝置包括內存控制器和內存條，其中，所述內存條由多片非易失性相變內存芯片和易失性DRAM芯片組成；所述非易失性相變內存芯片和易失性DRAM芯片部分分別通過各自數據總線與內存控制器連接。本發明專利技術通過采用相變內存芯片和DRAM芯片的混合結構，使得更頻繁被讀寫的數據被放置于易失性DRAM芯片中。由于DRAM芯片的讀寫速度比相變內存芯片高，而且不存在寫損耗問題，因此降低了相變內存的平均寫入次數，提高了壽命，同時也降低了內存條整體的功耗。

【技術實現步驟摘要】

本專利技術涉及計算機系統結構
，特別涉及一種相變內存裝置。
技術介紹
計算機內存的性能提升速度遠遠落后于處理器性能提升的速度。相對于處理器來說，內存訪問延遲以每十年5倍的速度增長，這種系統結構的失衡，形成了阻礙處理器性能提升的“存儲墻”，從而使得內存系統成為整個計算機系統的性能瓶頸之一。為了解決這一問題，很多新的內存技術被提出來。相變內存PCM就是其中之一。因為相變內存具有存儲密度高，非易失性等特點。有希望替代現有的DRAM內存。但是，相變內存具有寫磨損的缺點，即寫入次數有限。目前的工藝水平下，平均每bit相變內存存儲器件的壽命為IO6 IO9次之間。如何減少相變內存的寫入磨損成為目前研究的重點。目前改善相變內存磨損的方法主要分為3大類。第一類是寫緩存方法。該方法為相變內存模塊添加了一個由DRAM芯片構成的緩存。該緩存將頻繁訪問的地址中的數據緩存下來，直到有新的數據將其換出。該方法可以在一定程度上減少對某一地址頻繁寫入造成的過度磨損。第二類方法是寫均衡。該方法通過地址重映射表將寫入某一地址的數據映射到其它地址中。通過這種重映射，一定程度上消除了對某一地址頻繁寫入時造成的過度磨損。第三類方法為先讀后寫。即在寫入一個地址單元時，先讀取該單元的數值并與待寫入的值做比較，如果相同，則不寫入。該方法通過消除冗余寫來減少對相變內存芯片的磨損。但根據實驗，不同相變內存芯片間的磨損還是存在差異。這將造成短板效應，即某些相變內存芯片被過度磨損。
技術實現思路
(一 )所要解決的技術問題本專利技術的目的是提出一種相變內存裝置，該裝置可以減少并均衡對相變內存寫入磨損，以消除目前沒有考慮到的字內的不均衡磨損問題缺點。( 二 )技術方案本專利技術提供一種相變內存裝置，該內存裝置包括內存控制器和內存條，其特征在于，所述內存條由多片相變內存芯片和多片DRAM芯片組成；所述相變內存芯片部分和DRAM芯片部分分別通過各自數據總線與內存控制器連接。優選的，所述內存控制器分為上下兩層，下層，用于控制每一片DRAM或相變內存芯片的獨立讀寫；上層，用于緩存需要讀寫的數據，并解決數據的不同步到達。優選的，其特征在于，所述DRAM芯片和同等數量的相變內存芯片共同存儲內存地址中的高位數據部分或者低位數據部分,其余相變內存芯片存儲內存地址中的中間位部分。優選的，其特征在于，所述DRAM芯片在小尾模式下對應高位地址；在大尾模式下對應低位地址。優選的，所述內存控制器兼容單通道或多通道形式的混合內存條。一種基于本專利技術相變內存裝置的數據讀寫方法，該方法包括S1、寫內存時，低位或者高位數據寫入DRAM芯片，中間位部分數據寫入相變內存-H-* I I心片；S2、讀取內存數據時，一個內存地址中的高位數據部分或者低位數據部分從DRAM芯片中讀取，中間位部分從相變內存芯片中讀取。優選的，在步驟SI后還包括在一定的周期間隔后或者在系統關機如，將DRAM芯片內數據寫回到該周期內沒有寫入數據的對應的相變內存芯片內的步驟。(三)有益效果本專利技術通過采用相變內存芯片和DRAM芯片的混合結構，使得更頻繁被讀寫的數據被放置于DRAM芯片中。由于DRAM芯片的讀寫速度比相變內存芯片高，讀寫功耗小，而且不存在寫損耗問題，因此降低了相變內存的平均寫入次數，提高了壽命。同時也降低了內存條的功耗。同時該架構可以減少并均衡對相變內存寫入磨損，消除目前方法中沒有考慮到的字內的不均衡磨損的缺點。附圖說明圖1為相變內存裝置的結構示意圖；圖2為基于本專利技術相變內存裝置的數據讀寫方法流程圖。具體實施例方式下面結合附圖和具體實施例對本專利技術做進一步詳細說明。本專利技術提供了一種相變內存裝置，其裝置如圖1所示，該裝置包括內存控制器和內存條，其中，內存條由8片非易失性相變內存芯片和2片易失性DRAM芯片組成，為64比特位寬；8片相變內存芯片部分通過64比特位寬數據總線與內存控制器連接；2片DRAM芯片通過6或16比特位寬數據總線與內存控制器連接；進行控制信號的收發。該相變內存裝置還可包括緩存，緩存通過緩存總線與內存控制器連接。DRAM芯片的讀寫速度比相變內存高，讀寫功耗小，而且不存在寫損耗問題。其中，內存控制器分為上下兩層下層負責每一片DRAM或相變內存芯片的獨立讀寫控制；上層負責緩存需要讀寫的數據，并解決由于DRAM和相變內存讀寫時序不同帶來的數據不同步到達問題。內存控制器可以兼容單通道或多通道形式的混合內存條。為了有更好的減少相變內存的寫入次數，一個內存地址中的高位數據部分或者低位數據部分由DRAM芯片和同等數量的相變內存芯片共同存儲，但可以不同時被讀寫，中間位部分由相變內存芯片存儲。其中DRAM芯片可以對應任一位地址，優選的，DRAM芯片在小尾模式下對應高位地址；在大尾模式下對應低位地址。這樣降低了相變內存的平均寫入次數，提高了壽命；同時也降低了內存條的功耗；本專利技術還提供了一種基于本專利技術相變內存裝置的計算機讀寫數據的讀寫方法，如圖2所示步驟流程圖，該方法為S1、計算機寫內存時，其中低位或者高位數據首先寫入DRAM芯片，而不寫入相變內存芯片，只有中間位部分數據寫入相變內存芯片。這樣在減少相變內存的寫入次數的同時減少并均衡對相變內存寫入磨損，消除目前方法中沒有考慮到的字內不均衡磨損的缺點S2、在一定的周期間隔后或者在系統關機前，將DRAM芯片內數據寫回到對應的相變內存芯片內即沒有寫入數據的相變內存芯片中。S3、讀取內存數據時，一個內存地址中的高位數據部分或者低位數據部分從DRAM芯片中讀取，中間位部分從相變內存芯片中讀取。其中，為了提高相變內存的安全性，故意使得斷電后存儲的不是全部內容，可不將易失性DRAM芯片內數據寫回到對應的非易失性相變內存芯片中。該計算機數據緩存方法，減少了相變內存的平均寫損耗，延長了相變內存的壽命，降低了功耗。以上所述僅是本專利技術的優選實施方式，應當指出，對于本
的普通技術人員來說，在不脫離本專利技術技術原理的前提下，還可以做出若干改進和替換，這些改進和替換也應視為本專利技術的保護范圍。本文檔來自技高網...

【技術保護點】
一種相變內存裝置，該裝置包括內存控制器和內存條，其特征在于，所述內存條由多片相變內存芯片和多片DRAM芯片組成；所述相變內存芯片部分和DRAM芯片部分分別通過各自數據總線與內存控制器連接。

【技術特征摘要】
1.一種相變內存裝置，該裝置包括內存控制器和內存條，其特征在于，所述內存條由多片相變內存芯片和多片DRAM芯片組成；所述相變內存芯片部分和DRAM芯片部分分別通過各自數據總線與內存控制器連接。2.如權利要求1所述相變內存裝置，其特征在于，所述內存控制器分為上下兩層下層，用于控制每一片DRAM或相變內存芯片的獨立讀寫；上層，用于緩存需要讀寫的數據，并解決數據的不同步到達。3.如權利要求1所述相變內存裝置，其特征在于，所述內存控制器兼容單通道或多通道形式的混合內存條。4.如權利要求1所述相變內存裝置，其特征在于，所述DRAM芯片和同等數量的相變內存芯片共同被映射為內存地址中的高位數據部分或者低位數據部分，...

【專利技術屬性】
技術研發人員：汪東升，高鵬，王海霞，
申請(專利權)人：清華大學，
類型：發明
國別省市：