本發明專利技術公開了陣列波導光柵芯片與半導體光放大器芯片倒裝集成的方法，包括如下步驟：設計制作出適于集成的陣列波導光柵芯片；在陣列波導光柵芯片上制作出定位區域；在陣列波導光柵芯片上的定位區域制作出對準標記；在陣列波導光柵芯片上的定位區域制作出電極；將半導體放大器芯片的對準標記同定位區域的對準標記對準后，將半導體放大器芯片倒裝焊在陣列波導光柵芯片的定位區域上；采用本發明專利技術提供的方法可以使SOA芯片集成在AWG芯片的襯底上，提高了器件的可靠性，同時簡化了集成工藝，提高了集成效率。
【技術實現步驟摘要】
本專利技術涉及一種有源器件與無源器件混合集成的工藝方法，具體涉及陣列波導光柵(AWG Arrayed Waveguide Grating)芯片與半導體光放大器(SOA Semiconductor Optical Amplifier)芯片倒裝集成的方法，本專利技術屬于通信領域。技術背景在波分復用(WDM)系統中，多波長激光器和可調諧激光器有著極其重要的作用。 在各種形式的多波長或可調諧半導體激光器中，將硅基二氧化硅材料的陣列波導光柵與若干半導體光放大器集成，AffG作為諧振腔，半導體光放大器作為發光源，是一種較為常見的實現方案。這種方案有很多優點，首先是可以連續高效的在同一波導內輸出所有指定波長的光信號；其次硅基二氧化硅AWG是一種無源器件，因此可以長時間穩定輸出諧振腔選定的波長；最后相對于通過改變注入電流來調節波長的調諧方式，這種方案的波長調節原理更為簡單可靠。實現上述方案的一個關鍵步驟在于AWG與SOA高效可靠的混合集成。尤其當所需波長數量較大，AWG通道數較多的時候，多個SOA與單個AWG的集成尤為重要。為了將AWG 波導與SOA芯層耦合對準，可以使用有源對準和無源對準兩種技術。目前在混合集成領域， 大量使用了有源對準技術。有源對準技術雖然可以實現最高的耦合效率，但在實現過程中需要反復調整波導光路的 各個部分，需要一定的時間；當SOA的數量較多時，集成效率會非常低下。使用無源對準技術，根據預先設計和加工的各種定位結構進行耦合，雖然比有源對準的耦合效率低一些，但在滿足器件耦合效率的前提要求下、將耦合容差控制在一定范圍內，可以明顯提聞混合集成的效率。倒裝焊技術作為無源對準耦合技術中的一種重要方式，是將光芯片以相反的姿態安裝在定位區域，其優點主要在于能夠減輕芯片安裝過程中的應力損傷、減少光電子器件中芯片和外封裝電極連接的寄生電感和寄生電容，實現對光電子器件高度的控制等。對于 AffG芯片與SOA芯片的混合集成方法，目前報道中常見的一種方式是分別將兩種芯片固定在同一塊預先制作好的基板或襯底上來實現無源對準，這種方法成本較高，工藝流程更為復雜。
技術實現思路
本專利技術的目的是克服現有技術存在的缺陷，提供一種將硅基二氧化硅AWG芯片與 SOA芯片倒裝集成的方法，用來實現AWG芯片與SOA芯片的混合集成。本專利技術所采用的技術方案是，包括下列步驟步驟1:設計陣列波導光柵芯片版圖，版圖中的輸出波導輸出一側預留有倒裝半導體光放大器芯片的定位區域，所述陣列波導光柵芯片中的輸出波導延伸至該預留定位區域的邊緣，采用陣列波導光柵芯片版圖在硅基襯底上制作出陣列波導光柵芯片；步驟2 :在陣列波導光柵芯片上制作出定位區域的圖形且刻蝕暴露定位區域的圖形，然后對陣列波導光柵芯片的上包層、芯層和部分下包層進行深刻蝕制作出定位區域；步驟3 :在步驟2制作出的包括定位區域的整個AWG芯片上表面旋涂光刻膠，根據半導體光放大器上的定位對準標記，在陣列波導光柵芯片上的定位區域制作出相對應匹配的對準標記的圖形；步驟4 :在陣列波導光柵芯片上的定位區域制作出電極；步驟5 :將半導體放大器芯片的對準標記同定位區域的對準標記對準后，將半導體放大器芯片倒裝焊在陣列波導光柵芯片的定位區域上。所述步驟I中的陣列波導光柵芯片是采用硅基二氧化硅平面光波導工藝制作。所述步驟2中的在陣列波導光柵芯片上制作出定位區域的圖形且刻蝕暴露定位區域的圖形采用的方法是在步驟I制作的陣列波導芯片表面生長一層多晶硅作為掩模，然后在多晶硅掩模上旋涂光刻膠，利用光刻的方法制作出定位區域的圖形，然后通過反應離子刻蝕工藝刻蝕多晶硅掩模暴露出定位區域圖形。 所述步驟3中在定位區域制作出對準標記的具體方法是在步驟2制作的包括定位區域的陣列波導光柵芯片上旋涂光刻膠，利用光刻的方法在定位區域制作出對準標記的圖形，然后通過感應耦合等離子體刻蝕工藝進行刻蝕，制作出對準標記。所述步驟4中在的定位區域制作出電極的具體方法是在包括定位區域的陣列波導光柵芯片上旋涂光刻膠，利用光刻的方法制作出電極的圖形，然后通過磁控濺射工藝制作出電極，然后將光刻膠剝離。本專利技術具有以下優點和積極效果 相對于現有技術采用的硅基二氧化硅AWG與SOA的集成方法，本專利技術提供的方法可以使SOA芯片集成在AWG芯片的襯底上，提高了器件的可靠性，同時簡化了集成工藝，提高了集成效率。附圖說明圖1是此專利技術提供的陣列波導光柵(AWG)與半導體光放大器(SOA)倒裝集成的方法流程 圖2是本專利技術AWG芯片與SOA芯片倒裝集成的平面示意 圖3是本專利技術制作的AWG芯片的截面示意 圖4A是本專利技術AWG芯片上高度定位區域的截面示意 圖4B是本專利技術AWG芯片上高度定位區域的立體示意 圖5A是本專利技術AWG芯片上制作的對準標記的截面示意 圖5B是本專利技術AWG芯片上制作的對準標記的立體示意 圖6A是本專利技術AWG芯片上制作的電極標記的截面示意 圖6B是本專利技術AWG芯片上制作的電極標記的立體示意 圖7是本專利技術AWG芯片與SOA倒裝焊集成的截面示意 其中1、AWG芯片；2、輸出波導；3、定位區域；4、SOA芯片；5、上包層；6、芯層；7、下包層；8、娃基襯底；9、AffG芯片對準標記；10、電極；I1、SOA芯片有源層；12、SOA芯片對準標記；具體實施方式下面結合具體實施例，并參照附圖，做出進一步的詳細說明。本專利技術提供的這種將硅基二氧化硅AWG芯片與SOA芯片倒裝集成的方法，本專利技術的工作原理是首先設計制作適合此集成的硅基二氧化硅AWG芯片，然后依次在AWG芯片上制作出定位區域、對準標記和電極，最后將SOA芯片對準倒裝集成在AWG芯片上。如圖1所示，圖1是本專利技術提供的這種將硅基二氧化硅AWG芯片與SOA芯片倒裝集成的方法流程圖，包括如下步驟第一步設計和制作出適于集成的AWG芯片其具體過程是在進行AWG芯片版圖設計的時候，如圖2所示，需要在AWG輸出波導2 的右側輸出側預留足夠的區域作為倒裝集成SOA芯片的定位區域3 ;同時輸出波導2需要延伸到其和定位區域3邊緣接觸的位置；然后利于硅基二氧化硅平面光波導(PLC)工藝在硅基襯底上制作出AWG芯片I。采用本步驟制作的AWG芯片截面結構如圖3所示，由上至下分別包括上包層5、芯層6、下包層7和娃基襯底8。 第二步在陣列波導光柵芯片上制作出定位區域其具體過程是首先是在第一步驟制作的AWG芯片表面生長一層多晶硅作為掩模，然后在多晶硅掩膜上旋涂光刻膠，利用光刻的方法制作出定位區域的圖形，定位區域的圖形同步驟I中在AWG輸出波導2的右側預留足夠的區域相對應，然后通過反應離子刻蝕工藝(RIE)刻蝕多晶硅的掩模，暴露出定位區域的圖形，再通過感應耦合等離子體刻蝕工藝 (ICP)對定位區域的圖形部分進行深刻蝕，需要一次性刻蝕AWG芯片的上包層、芯層和部分下包層制作出定位區域。采用本步驟制作定位區域的AWG芯片結構如圖4A和4B所示，在 AffG芯片右邊的預留區域通過刻蝕的方法制作出了定位區域3，定位區域3刻蝕深度達到了 AWG芯片的下包層7的部分區域，該下包層部分區域下面是硅基襯底8。此步驟的陣列波導光柵芯片中定位區域3的左側區域未進行深刻蝕，包括上包層5、芯層6、下包層7和硅基襯底8。第三步在AWG芯片上的定位區域制作本文檔來自技高網...
【技術保護點】
陣列波導光柵芯片與半導體光放大器芯片倒裝集成的方法，其特征在于:包括下列步驟：步驟1：設計陣列波導光柵芯片版圖,版圖中的輸出波導輸出一側預留有倒裝半導體光放大器芯片的定位區域,所述陣列波導光柵芯片中的輸出波導延伸至該預留定位區域的邊緣，采用陣列波導光柵芯片版圖在硅基襯底上制作出陣列波導光柵芯片；步驟2：在陣列波導光柵芯片上制作出定位區域的圖形且刻蝕暴露定位區域的圖形，然后對陣列波導光柵芯片的上包層、芯層和部分下包層進行深刻蝕制作出定位區域；步驟3：在步驟2制作出的包括定位區域的整個AWG芯片上表面旋涂光刻膠，根據半導體光放大器上的定位對準標記，在陣列波導光柵芯片上的定位區域制作出相對應匹配的對準標記的圖形；步驟4：在陣列波導光柵芯片上的定位區域制作出電極；步驟5：將半導體放大器芯片的對準標記同定位區域的對準標記對準后?，將半導體放大器芯片倒裝焊在陣列波導光柵芯片的定位區域上。
【技術特征摘要】
【專利技術屬性】
技術研發人員：馬衛東，丁麗，李迪，趙建宜，朱虎，陳昊，王寧，
申請(專利權)人：武漢光迅科技股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。