移位寄存器單元、陣列基板柵極驅動裝置及顯示設備制造方法及圖紙

本發明專利技術公開了一種移位寄存器單元、陣列基板柵極驅動裝置及顯示設備，用以消除移位寄存器單元中存在的懸空節點，提高移位寄存器單元輸出的穩定性。本發明專利技術實施例提供的一種移位寄存器單元，包括：輸入模塊，用于將起始信號提供給第一輸出控制節點；第一輸出控制模塊，用于將第二功率電壓提供給第一輸出控制節點；第一輸出模塊，響應于第一輸出控制節點的信號，用于將第二時鐘信號提供給輸出端子；第二輸出控制模塊，響應于第一輸出控制節點的信號和第一功率電壓，將第三功率電壓或者起始信號輸出給第二輸出控制節點；第二輸出模塊，響應于第二輸出控制節點的信號，用于將第二功率電壓提供給輸出端子。

【技術實現步驟摘要】

本專利技術涉及液晶
，尤其涉及一種移位寄存器單元、陣列基板柵極驅動裝 置及顯示設備。
技術介紹
多數平板顯示中要用到移位寄存器，通過將柵極驅動裝置整合于液晶面板(gate on array, GOA)方法實現的移位寄存器，即可以省去柵極驅動IC，還能減少一道制作工序， 因此不但降低了平板顯示器的制作成本，一定程度上還縮短了制作周期。所以近幾年來GOA 技術被廣泛應用于平板顯示制造。目前很多技術方案中的移位寄存器均存在懸空節點的問題，例如，圖1是目前存 在的一種簡單三時鐘信號(CLK1、CLK2和CLK3)控制的移位寄存器單元的結構，其中所有薄 膜晶體管均為P型薄膜晶體管TFT，且所有P型TFT均為高電平時斷開，低電平時開啟。圖 2是圖1所示的移位寄存器單元工作的信號時序圖。該結構的工作原理如下當第一時鐘信號CLKl和起始信號STV變成低電平開啟時，薄膜晶體管T3開啟， STV信號通過T3傳輸到薄膜晶體管Tl的柵極端，并且通過電容COl保持。同時由STV控制 的薄膜晶體管T5開啟，將高電平斷開信號Vgh傳輸到薄膜晶體管T2的柵極端，使T2關閉， 輸出端節點電位不穩定。當CLK2變成低電平開啟信號后，薄膜晶體管Tl通過COl保持的 開啟電位將CLK2的低電平信號傳輸到輸出端子Output。之后是CLK3信號變成低電平開啟 信號，薄膜晶體管T6開啟，將低電平開啟信號Vgl傳輸到薄膜晶體管T2和T4的柵極，使得 T2和T4都開啟，T2的開啟將Vgh信號傳輸到Output，T4的開啟將Vgh信號傳輸到Tl的柵 極，使Tl柵極電位變高，從而斷開Tl。上述結構中有三個不足之處( I)信號充電前，所有懸空節點電位不確定，易造成最初信號寫入時，對寫入信號 的干擾；(2)當第一階段CLKl和STV開啟時，斷開信號Vgh通過T5輸入到T2的柵極端，使 T2斷開，此時移位寄存器輸出端子Output信號需由Tl的輸出來確定，而此時Tl輸出能力 受其柵極電位大小影響，輸出信號較差，影響Ouput效果。(3)在CLK2低壓開啟時，T2和T4的柵極信號端信號懸空，電位不穩定，影響T2的 輸出信號。因此，現有技術中懸空節點的問題，易成為移位寄存器單元工作時不確定不穩定 的因素。
技術實現思路
本專利技術實施例提供了一種移位寄存器單元、陣列基板柵極驅動裝置及顯示設備， 用以消除移位寄存器單元中存在的懸空節點，提高移位寄存器單元輸出的穩定性。本專利技術實施例提供的一種移位寄存器單兀，包括輸入模塊、第一輸出控制模塊、第一輸出模塊、第二輸出控制模塊、第二輸出模塊；其中，所述輸入模塊響應于第一時鐘信號，用于將輸入信號提供給第一輸出控制節點；所述第一輸出控制模塊響應于第一輸出控制節點的信號和第一功率電壓，用于將 第二功率電壓提供給第一輸出控制節點；所述第一輸出模塊響應于第一輸出控制節點的信號，用于將第二時鐘信號提供給 輸出端子；所述第二輸出控制模塊響應于第一輸出控制節點的信號和第一功率電壓，將第三 功率電壓或者輸入信號輸出給連接第二輸出控制節點；所述第二輸出模塊響應于第二輸出控制節點的信號，用于將第二功率電壓提供給 輸出端子。本專利技術實施例提供的一種陣列基板柵極驅動裝置，包括級聯的各級移位寄存器單 元，其中，第一級移位寄存器單元的輸入信號端連接起始信號，第一級移位寄存器單元的輸 出端子連接第二級移位寄存器單元的輸入信號端；其余每一級移位寄存器的輸入信號端連 接上一級移位寄存器單元的輸出端子，每一級移位寄存器的輸出端子連接下一級移位寄存 器單元的輸入信號端；其中所有級聯的移位寄存器單元均為上述的移位寄存器單元。本專利技術實施例提供的一種顯示設備，包括上述的陣列基板柵極驅動裝置。本專利技術實施例提供的一種移位寄存器單元及陣列基板柵極驅動裝置，通過第一輸 出控制模塊和第二輸出控制模塊分別對第一輸出模塊和第二輸出模塊的輸出控制，消除了 移位寄存器單兀結構中存在的懸空節點，提聞了移位寄存器的穩定性。附圖說明圖1為現有技術中的一種移位寄存器單元的結構示意圖2為圖1所示的移位寄存器單元的各信號端的時序圖3為本專利技術實施例提供的一種移位寄存器單元的結構示意圖4為圖3所示的結構各信號端的時序圖5為本專利技術實施例提供的另一種移位寄存器單元的結構示意圖6為圖5所示的結構各信號端的時序圖7為本專利技術實施例提供的一種陣列基板柵極驅動裝置的級聯結構示意圖。具體實施方式本專利技術實施例提供了一種移位寄存器單元、陣列基板柵極驅動裝置及顯示設備， 用以消除移位寄存器單元中存在的懸空節點，提高移位寄存器單元輸出的穩定性。下面結合附圖，對本專利技術進行說明。參見圖3,本專利技術實施例提供的一種移位寄存器單兀,包括輸入模塊11、第一輸 出控制模塊12、第一輸出模塊13、第二輸出控制模塊14、第二輸出模塊15 ;其中，所述輸入模塊響應于第一時鐘信號CLK1，用于將輸入信號INPUT提供給第一輸出 控制節點A ；所述第一輸出控制模塊12響應于第一輸出控制節點A的電壓信號和第一功率電壓，用于將第二功率電壓提供給第一輸出控制節點A ；所述第一輸出模塊13響應于第一輸出控制節點A的信號，用于將第二時鐘信號 CLK2提供給輸出端子；所述第二輸出控制模塊14響應于第一輸出控制節點A的信號和第一功率電壓，將 第三功率電壓或者輸入信號INPUT輸出給連接第二輸出控制節點B ；所述第二輸出模塊15響應于第二輸出控制節點B的信號,用于將第二功率電壓提 供給輸出端子OUTPUT。較佳地，所述輸入模塊包括第一薄膜晶體管，其柵極連接第一時鐘信號，源極連接 起始信號，漏極連接第一輸出控制節點。較佳地，所述第一輸出控制模塊，包括第二薄膜晶體管、第三薄膜晶體管和第四 薄膜晶體管；其中，第二薄膜晶體管的柵極連接第一輸出控制節點，漏極連接第二功率電壓，源極連 接第三薄膜晶體管的漏極；第三薄膜晶體管的柵極和源極連接第一功率電壓，漏極連接第四薄膜晶體管的柵 極；第四薄膜晶體管的源極連接第一輸出控制節點，漏極連接第二功率電壓。較佳地，所述第一輸出模塊，包括第五薄膜晶體管，其柵極連接第一輸出控制節點，源極連接第二時鐘信號，漏極連 接輸出端子；電容，其第一端連接第一輸出控制節點，第二端連接輸出端子。較佳地，所述第二輸出控制模塊，包括第六薄膜晶體管，其柵極連接第一輸出控制節點，漏極連接起始信號，源極連接第 二輸出控制節點B ；第七薄膜晶體管，其柵極和源極連接第一功率電壓，漏極連接第二輸出控制節點 B0較佳地，所述第二輸出模塊包括第八薄膜晶體管，其柵極連接第二輸出控制節點， 源極連接輸出端子，漏極連接第二功率電壓。較佳地，若所有薄膜晶體管均為P型薄膜晶體管，第一功率電壓低于第二功率電 壓，第一功率電壓為P型薄膜晶體管開啟電壓VGL，第二功率電壓為P型薄膜晶體管關斷電 壓VGH，第三功率電壓為VGL+VTH，VTH為P型薄膜晶體管閾值電壓，第三功率電壓低于第一 功率電壓，輸入信號端INPUT接收的信號為低電平VGL ;若所有薄膜晶體管均為N型薄膜晶 體管，第一功率電壓為N型薄膜晶體管開啟電壓VGH，第二功率電壓為N型薄膜晶體管關斷 電壓VGL，第三功率電壓為VGH+VTH，VTH為N型薄膜晶體管閾值電壓，第三功率電壓高于第 一功率電壓，輸入信號端INPUT接收本文檔來自技高網...

【技術保護點】
一種移位寄存器單元，其特征在于，該移位寄存器單元包括輸入模塊、第一輸出控制模塊、第一輸出模塊、第二輸出控制模塊、第二輸出模塊；其中，所述輸入模塊響應于第一時鐘信號，用于將輸入信號提供給第一輸出控制節點；所述第一輸出控制模塊響應于第一輸出控制節點的信號和第一功率電壓，用于將第二功率電壓提供給第一輸出控制節點；所述第一輸出模塊響應于第一輸出控制節點的信號，用于將第二時鐘信號提供給輸出端子；所述第二輸出控制模塊響應于第一輸出控制節點的信號和第一功率電壓，將第三功率電壓或者輸入信號輸出給第二輸出控制節點；所述第二輸出模塊響應于第二輸出控制節點的信號，用于將第二功率電壓提供給輸出端子。

【技術特征摘要】

【專利技術屬性】
技術研發人員：馬占潔，
申請(專利權)人：京東方科技集團股份有限公司，
類型：發明
國別省市：