計算機及其主板、測試卡制造技術

一種計算機，包括主板和測試卡。該主板包括中央處理器、內(nèi)存儲器和接口，該接口包括與該中央處理器和內(nèi)存儲器的待測power?good信號數(shù)量相同的信號引腳。該測試卡包括連接器以及與該接口的信號引腳數(shù)量相同的指示電路，該連接器包括與該接口的信號引腳數(shù)量相同的信號引腳，每一指示電路對應連接該連接器的一信號引腳，以指示該信號引腳是否輸入高電平信號。上述計算機可一次性得出多個待測power?good信號的測試結果，快捷省時。本發(fā)明專利技術還涉及一種主板和一種測試卡。

【技術實現(xiàn)步驟摘要】

本專利技術涉及一種計算機及其主板、測試卡。
技術介紹
測試主板元件如中央處理器的power good信號輸出是否正常為主板系統(tǒng)測試的 測試項目之一，目前，常通過萬用表等測試儀器逐一測試主板待測元件的每一電源引腳，耗 時長且工作量大，另外，主板電路集成度越來越高，易導致由于誤認元件電源引腳而引起誤 測的后果。
技術實現(xiàn)思路
鑒于以上內(nèi)容，有必要提供一種可自動指示主板元件的power good信號是否輸出 正常的計算機及其主板、測試卡。一種計算機，包括一主板，包括至少一電子元件，每一電子元件包括至少一 power good信號端，該power good信號端 用于輸出一待測power good信號；及一接口，包括一電源引腳、一接地弓I腳和與上述電子元件的power good信號端數(shù)量相 同的信號引腳，每一信號引腳對應連接一 power good信號端,該電源引腳與一直流電源相 連，該接地引腳接地；以及 一測試卡，包括一用于連接該接口的連接器，包括一電源引腳、一接地引腳和與該接口的信號引腳數(shù) 量相同的信號引腳，該連接器的每一信號引腳用于對應連接該接口的每一信號引腳，該連 接器的電源引腳和接地引腳用于分別連接該接口的電源引腳和接地引腳；及與該連接器的信號引腳數(shù)量相同的指示電路，每一指示電路連接該連接器的一信號引 腳，該指示電路用于指示對應相連的信號弓I腳是否輸入高電平信號。一種主板，包括至少一電子元件，每一電子元件包括至少一 power good信號端，該power good信號端 用于輸出一待測power good信號；及一接口，包括一電源引腳、一接地弓I腳和與上述電子元件的power good信號端數(shù)量相 同的信號引腳，每一信號引腳對應連接一 power good信號端,該電源引腳與一直流電源相 連，該接地引腳接地。一用于與一主板的一接口相連的連接器，包括至少一信號引腳，一電源引腳和一 接地引腳，該連接器的電源引腳和接地引腳分別用于連接該接口的一電源引腳和一接地引 腳；及與該連接器的信號引腳數(shù)量相同的指示電路，每一指示電路連接該連接器的一信號引 腳，該指示電路用于指示對應相連的信號弓I腳是否輸入高電平信號。上述計算機通過該接口集成該主板元件的待測power good信號,并通過該測試卡 的指示電路指示對應的待測power good信號是否正常，非常直觀，且可一次性得出多個待 測電源信號的測試結果，快捷省時。附圖說明圖1為本專利技術計算機主板的較佳實施方式的電路圖。圖2為本專利技術計算機的測試卡的較佳實施方式的電路圖。主要元件符號說明計算機100中央處理器90內(nèi)存儲器80主板40接口70測試卡50連接器60電阻R1-R3場效應管Q發(fā)光二極管D如下具體實施方式將結合上述附圖進一步說明本專利技術。具體實施方式請參考圖1及圖2，本專利技術計算機100的較佳實施方式包括主板40和測試卡50。該主板40包括中央處理器90、內(nèi)存儲器80和接口 70。該中央處理器90用于輸出四組power good信號，第一組為VCC_CPU0_PWR⑶信 號和 VCC_CPU1_PWRGD 信號、第二組為 VSA_CPU0_PWRGD 信號和 VSA_CPU1_PWRGD 信號、第三 組為PLL_CPU0_PWRGD信號和PLL_CPU1_PWRGD信號以及第四組為VTT_CPU0_PWRGD信號和 VTT_CPU1_PWRGD信號，每一待測power good信號對應該中央處理器90的一電源輸出端。本實施例中，該內(nèi)存儲器80為DDR3 (Double Data Rate 3)內(nèi)存儲器，該內(nèi)存儲 器80用于輸出兩組power good信號，第一組為DDR3_VDDQ_CPU0_PWRGD信號和DDR3_VDDQ_ CPU1_PWRGD 信號，以及第二組為 DDR3_VTT_CPU0_PWRGD 信號和 DDR3_VTT_CPU1_PWRGD 信號， 每一待測power good信號對應該內(nèi)存儲器80的一電源輸出端。該接口 70包括弓I腳數(shù)量與該中央處理器90的待測power good信號數(shù)量相同的第 一信號引腳1-8，以及引腳數(shù)量與該內(nèi)存儲器80的待測電源信號數(shù)量相同的第二信號引腳 9-12，其中每一第一信號引腳對應連接該中央處理器90的一電源輸出端，每一第二信號引 腳對應連接該內(nèi)存儲器80的一電源輸出端。本實施例中，主板待測元件僅列舉該中央處理 器90和內(nèi)存儲器80只為方便說明，其他實施例中，還可包括其他常見的待測元件如網(wǎng)卡、 擴展槽等，故，對應地，該接口 70還可包括引腳數(shù)量與其他待測元件的待測power good信 號數(shù)量相同的信號引腳組。該接口 70還包括電源引腳VCC和接地引腳GND，該接口 70的電 源引腳VCC與一直流電源P5V相連，該接口 70的接地引腳GND接地。該測試卡50包括連接器60以及與該接口 70的信號弓I腳數(shù)量相同的指示電路30。該連接器60包括與該接口 70的信號引腳數(shù)量相同的信號引腳、一電源引腳VCC 和一接地引腳GND，該連接器60用于連接該接口 70，該連接器60的每一信號引腳用于對應連接該接口 70的每一信號引腳，該連接器60的電源引腳VCC和接地引腳GND用于分別連 接該接口 70的電源引腳VCC和接地引腳GND。每一指示電路30連接該連接器60的一信號引腳，以指示對應相連的信號引腳是 否輸入電源信號。每一指不電路30包括電阻R1-R3、場效應管Q和發(fā)光二極管D。每一場 效應管Q的柵極通過電阻Rl連接該連接器60 —對應的信號引腳，每一場效應管Q的漏極 通過電阻R2與該連接器60的電源引腳VCC相連，還通過電阻R3連接對應的發(fā)光二極管D 的陰極，每一發(fā)光二極管D的陽極與該連接器60的電源引腳VCC相連，每一場效應管Q的 源極連接該連接器60的接地引腳GND。其他實施例中，該場效應管Q還可為其他的電子開 關如三極管，該發(fā)光二極管還可為其他發(fā)光體如燈泡。下面對本專利技術的較佳實施方式的工作原理進行說明需要測試該中央處理器90和該內(nèi)存儲器80的待測power good信號時，即將該測試 卡50通過該連接器60和該接口 70連接該主板40，假設該中央處理器90的核心電源(CPU VCORE)工作正常，則該中央處理器90的VCC_CPU0_PWRGD信號和VCC_CPU1_PWRGD信號均 為高電平信號，該兩高電平信號通過該接口 70和該連接器60的對應的信號引腳分別輸入 對應的場效應管Q的柵極，使得對應的場效應管Q導通，繼而使得對應的發(fā)光二極管D的陰 極被下拉接地，則對應的發(fā)光二極管D發(fā)光，以指示該VCC_CPU0_PWRGD信號和VCC_CPU1_ PWRGD信號正常輸出。假設該中央處理器90的核心電源工作不正常，則該中央處理器90不輸出VCC_ CPU0_PWRGD信號和VCC_CPU1_PWRGD信號，即對應電源端的信號均為低電平信號，該兩低電 平信號通過該接口 70和該連接器60的對應的信號引腳分別輸入對應的場效應管Q的柵 極，使得對應的場效應管Q截止，繼而使得對應的發(fā)光二極管D的陰極被上拉至該直流電源 P5V,則對應的發(fā)光二極管D不發(fā)光，以指示該VCC_CPU0_PWRGD和VCC_CPU1_PWRGD本文檔來自技高網(wǎng)...

【技術保護點】
一種計算機，包括：一主板，包括：至少一電子元件，每一電子元件包括至少一power?good信號端，該power?good信號端用于輸出一待測power?good信號；及一接口，包括一電源引腳、一接地引腳和與上述電子元件的power?good信號端數(shù)量相同的信號引腳，每一信號引腳對應連接一power?good信號端，該電源引腳與一直流電源相連，該接地引腳接地；以及一測試卡，包括：一用于連接該接口的連接器，包括一電源引腳、一接地引腳和與該接口的信號引腳數(shù)量相同的信號引腳，該連接器的每一信號引腳用于對應連接該接口的每一信號引腳，該連接器的電源引腳和接地引腳用于分別連接該接口的電源引腳和接地引腳；及與該連接器的信號引腳數(shù)量相同的指示電路，每一指示電路連接該連接器的一信號引腳，該指示電路用于指示對應相連的信號引腳是否輸入高電平信號。

【技術特征摘要】

【專利技術屬性】
技術研發(fā)人員：葛婷，潘亞軍，
申請(專利權)人：鴻富錦精密工業(yè)深圳有限公司，鴻海精密工業(yè)股份有限公司，
類型：發(fā)明
國別省市：