微控制器及其控制方法技術

本發明專利技術的微控制器（100）具備：當通過CPU（103）指定的地址處于指定區域（155）的范圍內時，進行RAM訪問動作，在指定區域（155）不含該地址的情況下，從快閃EEPROM（101）讀出程序的RAM控制部（107）。作為RAM訪問動作，在有效比特（171）表示無效狀態的情況下，RAM控制部（107）從快閃EEPROM（101）讀出程序，將讀出的程序在RAM（102）中存儲，并且將有效比特（171）變更為有效狀態，在有效比特（171）表示有效狀態的情況下，RAM控制部（107）將RAM（102）中存儲的程序向CPU（103）輸出。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及，特別涉及具備非易失性存儲器的微控制器。技術背景現有的單芯片微控制器，采用將以存儲有用于對其自身進行動作控制的程序的 EEPROM (電可擦可編程只讀存儲器Electrically Erasable Programmable ROM)為代表的非易失性存儲器作為程序存儲器使用的形式。將這種非易失性存儲器用作程序存儲器使用的優點在于，容易通過電的操作實現EEPROM中存儲的程序的變更。即，由用戶自身僅對需要變更的存儲區域的程序進行重寫，不必特意變更掩模。由此，能夠不依賴IC制造業者而抑制成本，迅速開發程序不同的單芯片微控制器。但是，在將EEPROM用作非易失性存儲器的情況下，具有上述優點的反面是存在當從EEPROM讀出程序代碼而使單芯片微控制器動作時EEPROM的耗電量較大的問題。作為用于解決這種問題的現有技術，公知有專利文獻I記載的技術。專利文獻I記載的技術，使用與非易失性存儲器相比小容量的RAM。并且，該技術在執行用于特定動作時的小容量的程序的情況下，將動作所需的程序存儲于低耗電的RAM，并且使耗電大的非易失性存儲器為禁止狀態。并且，專利文獻I記載的技術，在小容量的RAM上執行程序。由此， 專利文獻I記載的技術，能夠減少耗電?，F有技術文獻專利文獻專利文獻I :日本特開2000 - 105701號公報專利技術概要專利技術要解決的課題但是，在專利文獻I記載的技術中，在RAM上執行程序的情況下，首先需要將在RAM 上執行的程序向RAM傳送過去。因此需要另設用于傳送程序的硬件或者軟件。并且，由于 RAM預先確定地配置于地址，因此在RAM上執行程序的情況下，需要執行分支命令等，使微控制器的執行PC向RAM的配置地址轉變。其結果導致程序開發復雜化。因此，顯著影響通過在RAM上執行程序而降低功率的優點
技術實現思路
因此，本專利技術目的在于提供能夠減少耗電并且降低程序開發復雜化的微控制器。解決課題的手段為了實現上述目的，本專利技術一方式的微控制器，具備非易失性存儲器，存儲有用于控制上述微控制器的動作的程序；RAM ；CPU,指定上述非易失性存儲器的地址，并且執行上述非易失性存儲器中存儲的、該地址的程序；區域保持部，保持表示上述非易失性存儲器的存儲器區域中的一部分即指定區域的信息；有效信息保持部，保持表示上述RAM中存儲的程序為有效的有效狀態、以及為無效的無效狀態中的一方的有效比特；以及RAM控制部，當通過上述CPU指定的上述地址處于上述指定區域的范圍內時，進行RAM訪問動作，當通過上述CPU指定的上述地址處于上述指定區域的范圍外時，進行從上述非易失性存儲器讀出通過上述CPU指定的上述地址的程序、并將讀出的程序向上述CPU輸出的非易失性存儲器訪問動作，在上述有效比特表示無效狀態的情況下，作為上述RAM訪問動作,上述RAM控制部從上述非易失性存儲器讀出通過上述CPU指定的上述地址的程序，將讀出的程序存儲在上述RAM中，并且將上述有效比特變更為有效狀態，在上述有效比特表示有效狀態的情況下，作為上述RAM訪問動作，上述RAM控制部將上述RAM中存儲的上述程序向上述CPU輸出。根據該構成，本專利技術一方式的微控制器，當存在來自CPU的對非易失性存儲器中存儲的程序的讀出請求時，將該程序在RAM中存儲。并且，本專利技術一方式的微控制器，在以后從CPU讀出該程序時，將RAM中存儲的該程序向CPU輸出。由此，本專利技術一方式的微控制器，能夠降低對非易失性存儲器的讀出動作的發生頻度因而能減少耗電。進而，本專利技術一方式的微控制器，能夠根據來自CPU的讀出請求，自動地將非易失性存儲器中存儲的程序向 RAM傳送。由此，CPU能夠無需意識到RAM的存在而進行處理。因此，本專利技術一方式的微控制器，能夠降低程序開發的復雜化。并且，也可以是，上述微控制器還具備模式保持部，保持表示上述微控制器的動作模式的信息，在上述模式保持部保持表示預先確定的第I動作模式的信息、并且通過上述CPU指定的上述地址處于上述指定區域的范圍內的情況下，上述RAM控制部進行上述RAM 訪問動作，在上述模式保持部保持表示與上述第I動作模式不同的第2動作模式的信息的情況下，上述RAM控制部進行上述非易失性存儲器訪問動作。根據該構成，本專利技術一方式的微控制器，能夠減少特定的第I動作模式時的耗電。 并且，本專利技術一方式的微控制器，通過在第2動作模式時不使用RAM，能夠簡化第2動作模式時的控制。由此，本專利技術一方式的微控制器，能夠加速第2動作模式時的動作。并且，也可以是，上述第I動作模式是與上述第2動作模式相比以低速的時鐘進行動作的低速模式。根據該構成，本專利技術一方式的微控制器，在以低速時鐘動作的、要求低耗電的動作模式下，還能夠進一步減少耗電。并且，也可以是，上述非易失性存儲器，作為上述程序，存儲上述第I動作模式時使用的第I程序、和上述第2動作模式時使用的第2程序，上述RAM的容量比上述第I程序的容量大，上述指定區域是存儲有上述第I程序的區域。根據該構成,在本專利技術一方式的微控制器中，不會發生在一旦向RAM傳送第I程序之后，RAM中存儲的程序的再度重寫。由此，本專利技術一方式的微控制器，能夠進一步降低對非易失性存儲器的讀出動作的發生頻度，因此能夠進一步減少耗電。并且，也可以是，上述模式保持部，作為表示上述微控制器的動作模式的信息，保持能夠從上述CPU訪問的標志。根據該構成，本專利技術一方式的微控制器，能夠簡化模式保持部的構成。并且，也可以是，上述區域保持部，作為表示上述指定區域的信息，保持表示上述指定區域的起始地址的信息，上述RAM控制部，根據上述起始地址將與上述RAM的容量相應的區域判定為上述指定區域。根據該構成，本專利技術一方式的微控制器，能夠減小區域保持部的容量(寄存器數)，從而降低該微控制器的成本。并且，也可以是，上述RAM控制部具備模式切換部，在進行上述RAM訪問動作的情況下，使上述非易失性存儲器處于停止狀態。根據該構成，本專利技術一方式的微控制器，能夠減小非易失性存儲器的待機功率，因此能夠進一步減少耗電。并且，本專利技術不僅能夠作為這種微控制器實現，而且也能夠作為以微控制器包含的特征性手段作為步驟的微控制器的控制方法實現，或者作為使這種特征性步驟在計算機中執行的程序實現。并且，這種程序當然也可以經由CD - ROM等記錄介質以及因特網等傳輸介質流通。另外，本專利技術可以作為實現這種微控制器的功能的一部分或全部的半導體集成電路(LSI)實現。專利技術效果根據以上，本專利技術可以提供能夠減少耗電并且降低程序開發的復雜化的微控制器。附圖說明圖I為本專利技術實施方式I的微控制器的框圖。圖2A為表示本專利技術實施方式I的快閃EEPROM中存儲的數據例圖。圖2B為表示本專利技術實施方式I的快閃EEPROM中存儲的數據例圖。圖3為表示本專利技術實施方式I的RAM的構成例圖。圖4為表不本專利技術實施方式I的有效信息的一例圖。圖5為本專利技術實施方式I的微控制器的處理流程圖。圖6為本專利技術實施方式I的微控制器的動作的一例圖。圖7為本專利技術實施方式2的微控制器的框圖。圖8為表示本專利技術實施方式2的指定區域的一例圖。圖9為本專利技術實施方式2的微控制器的處理流程圖。圖10為本專利技術實施方式3的微控制器的框圖。圖11為本專利技術實施方式3的微控制器的處理流程圖。具體實施方式以下，對于本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】...

【專利技術屬性】
技術研發人員：小田原裕幸，三宅二郎，
申請(專利權)人：松下電器產業株式會社，
類型：
國別省市：