時鐘生成電路及其控制方法和顯示設備驅動電路技術

本發明專利技術涉及時鐘生成電路及其控制方法和顯示設備驅動電路。提供一種即使在通電過程和正常操作期間仍然可以從其中停止生成時鐘的狀態可靠地恢復的時鐘生成電路。該時鐘生成電路包括：時鐘提取電路，從時鐘和數據疊加于其上的嵌入信號提取出提取時鐘；以及停止檢測電路，基于嵌入信號和提取時鐘檢測提取時鐘的停止并且輸出將時鐘提取電路復位為初始狀態的復位信號。

【技術實現步驟摘要】
時鐘生成電路及其控制方法和顯示設備驅動電路相關申請的交叉引用包括說明書、附圖和說明書摘要的、于2011年5月27日提交的日本專利申請No.2011-119141的公開內容通過整體引用而結合于此。
本專利技術涉及一種時鐘生成電路、顯示設備驅動電路和時鐘生成電路的控制方法，并且具體地涉及一種用于根據其中時鐘疊加于數據上的嵌入信號生成恢復時鐘的時鐘生成電路、顯示設備驅動電路和時鐘生成電路的控制方法。
技術介紹
近年來，在高速串行I/F中，數據發送/接收方法已經廣泛普及，其中發送側發送其中串行數據的第一時鐘嵌入于數據中的嵌入信號，而接收側從接收的嵌入信號提取串行數據的第一時鐘的邊沿信息、按照從第一時鐘的提取邊沿恢復的恢復時鐘(再現時鐘)對數據采樣并且恢復原串行數據。在這樣的高速串行I/F的接收電路中，DLL(延遲鎖定環)用來生成用于基于輸入的嵌入信號提取數據的恢復時鐘。作為使用DLL的時鐘生成電路，例如已知專利文獻1至3。在專利文獻1至3中未描述嵌入信號。[專利文獻1]日本待審專利公開No.2010-21706[專利文獻2]日本待審專利公開No.2009-278528[專利文獻3]日本專利No.3945894
技術實現思路
當對參考信號執行反饋控制時，DLL進入鎖定狀態并且生成延遲信號。因此，在使用DLL的時鐘生成電路中，如果參考信號停止，則不能執行反饋控制，從而也停止生成時鐘。參考信號的停止原因可能是由于時鐘生成電路中的不穩定狀態所致的故障。為了防止這樣的故障，在專利文獻3中描述了用于在通電時使電路復位的通電復位信號。圖10示出了現有技術的時鐘生成電路中的通電復位信號的復位操作。當對設備通電(S901)時，先激活通電復位電路并且生成通電復位信號(S902)，生成的通電復位信號使時鐘生成電路的內部狀態復位(S903)，然后生成時鐘并且正常操作開始(S904)。然而在由通電復位信號復位時，電源在通電時的啟動條件可以影響和控制是否執行復位。圖11示出了在通電時在電源電壓與通電復位信號之間的關系。根據電壓波形在通電之后的上升來生成通電信號。當電壓波形的梯度如圖11中的(a)所示為適度時，通電復位信號的脈沖寬度為寬，而當電壓波形的梯度如圖11中的(b)所示為大時，通電復位信號的脈沖寬度為窄。因此，當電壓波形銳利時，通電復位信號很窄，從而可能不根據電路正確執行復位。在這一情況下，未復位時鐘生成電路并且時鐘的生成保持停止。如果將根據電源的所有上升波形生成使電路確實復位的通電復位信號，則需要為顯示設備制造商定義顯示設備驅動電路的電源的上升時間的規范，從而削弱顯示設備驅動電路的通用性。另外，即使在最壞條件下仍然需要遵守電源的上升時間的規范，從而通電復位在規范定義的時間段期間有效。因此，終端用戶需要等待僅在最壞條件下必要的時間段以便啟動設備。另外，即使顯示設備制造商試圖縮短電源的上升時間以縮短顯示設備在通電之后的啟動時間，驅動電路在規范定義的時間段期間也不啟動，從而這也削弱了顯示設備驅動電路的通用性。如果電路在正常操作開始之后出現故障，則僅通過通電復位信號的復位不能正常地生成時鐘。圖12示出了其中在現有技術的時鐘生成電路中通電復位之后出現故障的操作。如圖10中所示，通電并且正常操作在通電復位之后開始(S901至S904)。隨后，如果電路的內部狀態由于外部噪聲等而變得不穩定，則停止生成時鐘(S905)。如果未恢復內部狀態，則保持停止生成時鐘而不恢復(S906)。如上文描述的那樣，在現有技術的時鐘生成電路中有如下問題：即使通電復位信號用來從其中停止生成時鐘的狀態恢復狀態，仍然可能在通電時不復位電路，并且不可能在故障出現于正常操作期間時恢復正常狀態。根據本專利技術一個方面的一種時鐘生成電路包括：時鐘提取電路，從時鐘和數據疊加于其上的嵌入信號提取出提取時鐘；以及停止檢測電路，基于嵌入信號和提取時鐘檢測提取時鐘的停止并且輸出將時鐘提取電路復位為初始狀態的復位信號。根據本專利技術另一方面的顯示設備驅動電路包括：時鐘提取電路，從時鐘和數據疊加于其上的嵌入信號提取出提取時鐘；時鐘輸出電路，輸出通過對提取時鐘執行延遲控制而獲得的恢復時鐘；停止檢測電路，基于嵌入信號和提取時鐘檢測提取時鐘的停止并且輸出將時鐘提取電路復位為初始狀態的復位信號；串行-并行轉換電路，基于恢復時鐘將嵌入信號中包括的串行數據轉換成并行數據；以及驅動信號輸出電路，根據并行數據輸出用于驅動顯示設備的驅動信號。另外，根據本專利技術又一方面的一種時鐘生成電路的控制方法是如下時鐘生成電路的控制方法，該時鐘生成電路包括從時鐘和數據疊加于其上的嵌入信號提取出提取時鐘的時鐘提取電路，并且包括以下步驟：基于嵌入信號和提取時鐘檢測提取時鐘的停止；以及當檢測到提取時鐘的停止時將時鐘提取電路復位為初始狀態。在本專利技術的方面中，基于嵌入信號和提取時鐘檢測提取時鐘的停止，并且使時鐘提取電路復位，從而即使當時鐘在通電過程和正常操作期間停止時仍然可以可靠地恢復正常狀態。根據本專利技術的方面，可以提供一種即使在通電過程和正常操作期間仍然可以從其中停止生成時鐘的狀態可靠地恢復的時鐘生成電路、顯示設備驅動電路和時鐘生成電路的控制方法。附圖說明圖1是示出了根據本專利技術一個實施例的顯示系統的配置的框圖；圖2是示出了根據本專利技術實施例的時鐘生成電路的配置的框圖；圖3是示出了根據本專利技術實施例的時鐘生成電路的操作的時序圖；圖4是示出了根據本專利技術實施例的停止檢測電路的配置的框圖；圖5是示出了根據本專利技術實施例的停止檢測電路的操作的流程圖；圖6是示出了根據本專利技術實施例的停止檢測電路的電路配置的電路圖；圖7是示出了根據本專利技術實施例的停止檢測電路的操作的時序圖；圖8是示出了根據本專利技術實施例的停止檢測電路的操作的時序圖；圖9A和圖9B是用于說明根據本專利技術實施例的停止檢測電路的操作的圖；圖10是示出了現有技術的時鐘生成電路的操作的流程圖；圖11是用于說明現有技術的時鐘生成電路中的通電復位信號的波形圖；以及圖12是示出了現有技術的時鐘生成電路的操作的流程圖。具體實施方式下文將參照附圖具體描述本專利技術的一個實施例。首先，將參照圖1描述根據本專利技術實施例的顯示系統的配置。如圖1中所示，顯示系統包括顯示面板(顯示設備)200和用于驅動顯示面板的驅動設備(驅動電路)100。顯示面板200根據從驅動設備100供應的驅動信號驅動顯示像素并且生成所需顯示。顯示面板200例如是液晶顯示面板、等離子體顯示面板或者有機EL顯示面板。顯示面板200具有用于驅動多個像素的多個源極線和多個柵極線，并且驅動設備100的驅動信號供應到該源極線和柵極線。向驅動設備100中輸入包括顯示數據和時鐘的嵌入信號，并且驅動設備100根據顯示數據輸出驅動信號。驅動設備100包括時鐘數據恢復電路8和驅動信號輸出電路9。雖然驅動設備100例如是一個芯片的半導體設備，但是時鐘數據恢復電路8和驅動信號輸出電路9中的每個電路可以是一個芯片的半導體設備。向驅動設備100中輸入的嵌入信號是高速串行I/F接收的串行信號，并且例如嵌入信號在稱為數據時段的時段中分離地包括數據分量和時鐘分量，并且在稱為直通(through)時段的時段中僅包括時鐘分量。時鐘數據恢復電路8從輸入的嵌入信號再現時鐘并且將串行信號轉換成并行信號本文檔來自技高網...

【技術保護點】
一種時鐘生成電路，包括：時鐘提取電路，從時鐘和數據疊加于其上的嵌入信號提取出提取時鐘；以及停止檢測電路，基于所述嵌入信號和所述提取時鐘檢測所述提取時鐘的停止并且輸出將所述時鐘提取電路復位為初始狀態的復位信號。

【技術特征摘要】
2011.05.27 JP 2011-1191411.一種時鐘生成電路，包括：時鐘提取電路，從時鐘和數據疊加于其上的嵌入信號提取出提取時鐘；以及停止檢測電路，基于所述嵌入信號和所述提取時鐘檢測所述提取時鐘的停止并且輸出將所述時鐘提取電路復位為初始狀態的復位信號，其中所述停止檢測電路包括：嵌入信號監視單元，基于所述嵌入信號生成第一比較信號，提取時鐘監視單元，基于所述提取時鐘生成第二比較信號，以及比較器，比較所述第一比較信號與所述第二比較信號并且基于所述比較的結果輸出所述復位信號。2.根據權利要求1所述的時鐘生成電路，其中當未檢測到所述提取時鐘而檢測到所述嵌入信號時，所述停止檢測電路輸出所述復位信號。3.根據權利要求1所述的時鐘生成電路，其中所述嵌入信號監視單元是將所述嵌入信號的頻率分頻的分頻電路，并且其中所述第一比較信號是通過將所述嵌入信號的頻率分頻而獲得的分頻信號。4.根據權利要求3所述的時鐘生成電路，其中所述數據是具有固定數據長度的串行信號，并且所述分頻電路是將所述嵌入信號的頻率除以比所述串行信號的數據長度值更大的數的分頻電路。5.根據權利要求3所述的時鐘生成電路，其中所述分頻電路將所述嵌入信號的頻率分頻，使得分頻信號的周期比所述提取時鐘的周期更長。6.根據權利要求1所述的時鐘生成電路，其中所述提取時鐘監視單元基于所述提取時鐘和所述第一比較信號生成所述第二比較信號。7.根據權利要求6所述的時鐘生成電路，其中所述提取時鐘監視單元是移位電路，所述移位電路生成通過根據所述提取時鐘將所述第一比較信號的時刻移位而獲得的所述第二比較信號。8.根據權利要求7所述的時鐘生成電路，其中所述移位電路包括觸發器，并且其中所述觸發器根據所述提取時鐘鎖存所述第一比較信號并且輸出所述鎖存信號作為所述第二比較信號。9.根據權利要求1所述的時鐘生成電路，其中當所述第一比較信號的信號電平和所述第二比較信號的信號電平彼此不一致時，所述比較器輸出所述復位信號。10.根據權利要求9所述的時鐘生成電路，其中所述比較器包括異或電路，并且其中所述異或電路對所述第一比較信號和所述第二比較信號執行異或運算并且輸出所述運算的結果作為所述...

【專利技術屬性】
技術研發人員：大橋克尚，
申請(專利權)人：瑞薩電子株式會社，
類型：發明
國別省市：