一種AMOLED面板行驅動的分區、尋址方法及其電路技術

本發明專利技術為了壓縮AMOLED面板行尋址電路部分占用的空間、簡化行尋址電路結構、增加單張基板切割面板數量，提出了一種AMOLED面板行驅動的分區、尋址方法及其電路。其分區方法中，被尋址的各像素行由一N維坐標標識區分，用于標識不同像素行的各維度坐標值為以1開始順序編號至所有像素行均被編號的正整數的集合的各元素，同一維度的坐標值相同的行的集合作為一個分區，N為不大于像素行數的質因數數的正整數。本發明專利技術的行尋址電路使原本結構復雜的移位寄存器電路被組合邏輯單元及解碼器單元所替代，可以有效減少了面板行尋址的電路規模，增加單張基板切割CELL的數量；同時行驅動電路規模的縮小，也會減少產品出現缺陷的概率。

【技術實現步驟摘要】

本專利技術屬于顯示
，涉及矩陣型顯示面板的尋址方法及尋址電路，具體涉及一種有源矩陣有機發光二極體面板(Active Matrix/Organic Light Emitting Diode,AMOLED)行驅動的分區方法、尋址方法及尋址電路。
技術介紹
現有的AMOLED面板行驅動(Gate Drive)電路多采用TFT工藝制作在陣列(ARRAY)的周邊。如圖I所示，所述的行驅動電路主要包含移位寄存器(Shift register)、邏輯電路(Logic)、電平轉換電路(Level shifter)和數字緩沖電路(Digital buffer)四部分。所述邏輯電路用于調整行掃描信號的輸出，避免因行掃描信號延遲而帶來的兩根相鄰掃描線之間信號重疊的影響，所述邏輯單元通常采用或門和與門串聯的結構，常用于現有的TFT-LCD行驅動電路中；所述移位寄存器通過依次連接邏輯電路、電平轉換電路和數字緩沖電路后與像素行連接，以保持與像素行的對應關系。其中移位寄存器在時鐘信號(CPV)與掃描線的第一個同步信號(STV)的控制下完成行驅動尋址。以掃描一幀圖像為例，現有的尋址電路的尋址過程如圖2所示步驟1，行驅動同步信號STV輸入到第一級移位寄存器，表示一幀掃描開始；步驟2，移位寄存器在行驅動時鐘信號CPV和上一級移位寄存器輸出信號的共同控制下進行進位操作，改變當前移位寄存器的輸出狀態；步驟3，所有的移位寄存器以步驟2的方式依次輸出行驅動信號直到最后一行被選通，從而實現對AMOLED面板所有行的尋址。上述現有技術中的AMOLED面板行驅動尋址方式有以下特點1、由移位寄存器實現尋址功能；2、按從上到下(或從下到上)順序逐行尋址，無分區或塊的概念。然而，現有技術中用到的移位寄存器電路較復雜，使得行驅動電路(分布在面板周邊水平方向)會占用較多的面板空間，影響單張基板切割面板數量；同時，隨著電路的復雜程度增加，面板制作的難度也會增加，從而導致產品可靠性和生產良率降低。
技術實現思路
本專利技術的目的是為了壓縮AMOLED面板行尋址電路部分占用的空間、簡化行尋址電路結構、增加單張基板切割面板數量，提出了一種AMOLED面板行驅動的分區、尋址方法及其電路。本專利技術的技術方案是一種AMOLED面板行驅動的分區方法，其特征在于被尋址的各像素行由一 N維坐標標識區分，用于標識不同像素行的各維度坐標值為以I開始順序編號至所有像素行均被編號的正整數的集合的各元素，同一維度的坐標值相同的行的集合作為一個分區，N為不大于像素行數的質因數數的正整數。為了解決上述問題，本專利技術還提出了一種與所述分區方法相應的尋址電路，包括，若干組邏輯電路、電平轉換電路和數字緩沖電路，所述一組邏輯電路、電平轉移電路和數字緩沖電路對應于一像素行，其特征在于，所述任一像素行對應一組合邏輯單元，所述任一組合邏輯單元還包括N個輸入 端，所述任一組合邏輯單元的各輸入端以對應像素行的N維坐標的各維度坐標值標號加以 區分，所述組合邏輯單元的輸入端到輸出端執行邏輯與或與非的動作；所述組合邏輯單元通過依次連接邏輯電路、電平轉換電路和數字緩沖電路后與像 素行連接實現與像素行對應；還包括，解碼單元，包括N組解碼器，其中任一組解碼器包括一個地址輸入端和多個輸出 選通端，所述輸出選通端以像素行坐標的某一維度的坐標值一一對應標識加以區分，所述 不同的解碼器對應的像素行坐標值的維度不同，所述輸出選通端數與用于所述解碼器標識 的相應的維度坐標最大值一致；控制單元，所述控制單元包含地址輸出端，所述地址輸出端與所述解碼單元連接 用于向解碼單元輸入地址信息，所述控制單元用于生成所述地址信息；所述組合邏輯單元各輸入端與相應坐標的解碼器輸出端對應，所述對應包括同時 滿足組合邏輯單元輸入端坐標的維度值與解碼器對應的維度值相同和組合邏輯單元輸入 端的坐標值與解碼器的坐標值相同的條件。為了解決上述問題，本專利技術還提出了一種與所述行驅動的分區方法相應的尋址方 法，其特征在于，控制單元生成尋址信息，所述尋址信息輸入解碼單元，所述解碼單元對地 址信息解碼后輸出給組合邏輯單元，組合邏輯單元根據解碼單元輸出的信息選通相應的像 素行。進一步的，所述地址信息包含與N組解碼器對應的N維坐標信息，所述某一維度的 坐標信息被輸入與該維度對應的一組解碼器用于選通相應坐標信息對應的輸出選通端。本專利技術的有益效果是本專利技術的行尋址電路使原本結構復雜的移位寄存器電路被 組合邏輯單元及解碼器單元所替代，并且使用本專利技術的分區及尋址方法使面板上尋址用的 驅動電路單元減少，可以有效減少了面板行尋址的電路規模，壓縮電路占用的面板空間，增 加單張基板切割CELL的數量；同時行驅動電路規模的縮小，也會減少產品出現缺陷的概 率，提高產品的可靠性以及良率，進一步達到提升產品性能和降低產品成本的目的。附圖說明圖I為現有的行驅動電路框圖2為現有的行尋址方式工作原理的示意圖3為本專利技術的一實施例的行分區示意圖4為本專利技術的一實施例的行驅動的尋址電路框圖5為本專利技術的一實施例的部分行與解碼器單元對應關系示意圖。附圖標記說明控制器I、解碼器單元2、解碼器21、解碼器輸出端坐標22、邏輯單 元3、像素行4、像素行坐標41、第一像素行坐標411、第二像素行坐標412、第三像素行坐標 413、a為整數I到8的集合、b為整I到8的數集合、c整數I到12的集合。具體實施方式下面結合附圖和具體實施例對本專利技術作進一步說明。如圖3和圖5所示，本實施例所述的一種AMOLED面板行驅動的分區方法，被尋址的各像素行4由一 N維坐標41標識用以區分，所述用于標識不同像素行4的各維度坐標值為以I開始順序編號至所有像素行均被編號的正整數的集合的各元素，所述同一維度的坐標值相同的像素行的集合作為一個分區，N為不大于像素行數的質因數數的正整數。如圖I、圖3、圖4及圖5所示,本實施例所述的一種與所述行驅動的分區方法相應的尋址電路，包括，邏輯電路、電平轉換電路和數字緩沖電路，所述一組邏輯電路、電平轉換電路和數字緩沖電路對應于一行像素行4，所述任一像素行4對應一組合邏輯單元3，所述任一組合邏輯單元3還包括N個輸入端，所述任一組合邏輯單元的各輸入端以對應像素行4的N維坐標41的各維度坐標值標號加以區分，所述組合邏輯單元的輸入端到輸出端執行邏輯與或與非的動作；所述組合邏輯單元3通過依次連接邏輯電路、電平轉換電路和數字緩沖電路后與像素行連接實現與像素行對應；還包括，解碼單元2，包括N組解碼器21，其中任一組解碼器21包括一個地址輸入端和多個輸出選通端，所述輸出選通端以像素行坐標41的某一維度的坐標值 對應標識成解碼器輸出端坐標22加以區分，所述不同的解碼器21對應的像素行坐標值的維度不同，所述輸出選通端數不小于用于所述解碼單元標識的相應的維度坐標最大值；控制單元1，所述控制單元I包含地址輸出端，所述地址輸出端與所述解碼單元2連接用于向解碼單元2輸入地址信息，所述控制單元用于生成所述地址信息；所述組合邏輯單元3各輸入端與相應坐標的解碼器21輸出端對應，所述對應包括同時滿足組合邏輯單元3輸入端坐標的維度值與解碼器21對應的維度值相同和組合邏輯單元3輸入端的坐標值與解碼器21的坐標值相同的條件。所述組合邏輯單元3具體通過邏輯與門或本文檔來自技高網...

【技術保護點】
一種AMOLED面板行驅動的分區方法，其特征在于：被尋址的各像素行由一N維坐標標識區分，用于標識不同像素行的各維度坐標值為以1開始順序編號至所有像素行均被編號的正整數的集合的各元素，同一維度的坐標值相同的行的集合作為一個分區，N為不大于像素行數的質因數數的正整數。

【技術特征摘要】

【專利技術屬性】
技術研發人員：周剛，田朝勇，劉宏，
申請(專利權)人：四川虹視顯示技術有限公司，
類型：發明
國別省市：