本發(fā)明專利技術(shù)公開(kāi)了一種可經(jīng)由通用序列總線裝置開(kāi)機(jī)的系統(tǒng)和方法,該系統(tǒng)包含一通用序列總線連接端口、一嵌入式控制器、一平臺(tái)控制器中樞及一基本輸出輸入單元。該嵌入式控制器用以當(dāng)該系統(tǒng)關(guān)機(jī)且至少一通用序列總線裝置插入該通用序列總線連接端口時(shí),產(chǎn)生一開(kāi)機(jī)信號(hào);該平臺(tái)控制器中樞用以根據(jù)該開(kāi)機(jī)信號(hào)喚醒;該基本輸出輸入單元具有一開(kāi)機(jī)順序設(shè)定值,且當(dāng)該基本輸出輸入單元根據(jù)該開(kāi)機(jī)信號(hào)喚醒時(shí),該基本輸出輸入單元根據(jù)該開(kāi)機(jī)順序設(shè)定值,通過(guò)該平臺(tái)控制器中樞以優(yōu)先從該至少一通用序列總線裝置開(kāi)始開(kāi)機(jī)。本發(fā)明專利技術(shù)可使使用者非常方便地利用該通用序列總線裝置插入該系統(tǒng)以開(kāi)啟該系統(tǒng),而不須費(fèi)心地找尋該系統(tǒng)上的電源開(kāi)關(guān)。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及一種系統(tǒng)及其方法,尤其涉及一種。
技術(shù)介紹
在現(xiàn)有技術(shù)中,當(dāng)使用者想要開(kāi)啟一主機(jī)時(shí),使用者按下主機(jī)上的電源開(kāi)關(guān)。然后,主機(jī)內(nèi)的基本輸出輸入單兀會(huì)根據(jù)產(chǎn)生自電源開(kāi)關(guān)的信號(hào)以及存儲(chǔ)于基本輸出輸入單元內(nèi)的開(kāi)機(jī)順序設(shè)定值,依序開(kāi)啟主機(jī)內(nèi)的裝置及耦接于主機(jī)的周邊裝置,其中主機(jī)通常先從主機(jī)內(nèi)的硬盤開(kāi)機(jī)。然而,當(dāng)使用者想使用主機(jī)且主機(jī)為關(guān)機(jī)狀態(tài)時(shí),根據(jù)現(xiàn)有技術(shù)使用者必須費(fèi)心地找尋主機(jī)上的電源開(kāi)關(guān),然后按下主機(jī)上的電源開(kāi)關(guān),以使主機(jī)依照開(kāi)機(jī)順序設(shè)定值先從主機(jī)內(nèi)的硬盤慢慢開(kāi)機(jī)。另外,隨著云端技術(shù)的進(jìn)步,主機(jī)或許不再有硬盤。因此,先從主機(jī)內(nèi)的硬盤開(kāi)機(jī)也許將不符合云端技術(shù)未來(lái)的趨勢(shì)。綜上所述,主機(jī)依照開(kāi)機(jī)順序設(shè)定值先從主機(jī)內(nèi)的硬盤開(kāi)機(jī),對(duì)于使用者而言既不方便,也不符合云端技術(shù)未來(lái)的趨勢(shì)。
技術(shù)實(shí)現(xiàn)思路
針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題,本專利技術(shù)的目的在于提供一種可經(jīng)由通用序列總線裝置開(kāi)機(jī)的系統(tǒng)和方法。本專利技術(shù)的一實(shí)施例提供一種可經(jīng)由通用序列總線裝置開(kāi)機(jī)的系統(tǒng)。該系統(tǒng)包含一通用序列總線連接端口、一嵌入式控制器、一平臺(tái)控制器中樞及一基本輸出輸入單元。該嵌入式控制器耦接于該通用序列總線連接端口,用以當(dāng)該系統(tǒng)關(guān)機(jī)且至少一通用序列總線裝置插入該通用序列總線連接端口時(shí),產(chǎn)生一開(kāi)機(jī)信號(hào);該平臺(tái)控制器中樞用以根據(jù)該開(kāi)機(jī)信號(hào)喚醒;該基本輸出輸入單元耦接于該平臺(tái)控制器中樞和該嵌入式控制器,其中該基本輸出輸入單元具有一開(kāi)機(jī)順序設(shè)定值,且當(dāng)該基本輸出輸入單元根據(jù)該開(kāi)機(jī)信號(hào)喚醒時(shí),該基本輸出輸入單元根據(jù)該開(kāi)機(jī)順序設(shè)定值,通過(guò)該平臺(tái)控制器中樞以優(yōu)先從該至少一通用序列總線裝置開(kāi)始開(kāi)機(jī)。本專利技術(shù)的另一實(shí)施例提供一種可經(jīng)由通用序列總線裝置開(kāi)機(jī)的方法。該方法包含當(dāng)一系統(tǒng)關(guān)機(jī)且至少一通用序列總線裝置插入一通用序列總線連接端口時(shí),一嵌入式控制器產(chǎn)生一開(kāi)機(jī)信號(hào);根據(jù)該開(kāi)機(jī)信號(hào),喚醒一平臺(tái)控制器中樞和一基本輸出輸入單兀;該基本輸出輸入單元根據(jù)一開(kāi)機(jī)順序設(shè)定值,通過(guò)該平臺(tái)控制器中樞以優(yōu)先從該至少一通用序列總線裝置開(kāi)始開(kāi)機(jī)。本專利技術(shù)的有益效果在于,本專利技術(shù)提供一種。該系統(tǒng)及方法利用一嵌入式控制器當(dāng)該系統(tǒng)關(guān)機(jī)且至少一通用序列總線裝置插入一通用序列總線連接端口時(shí),產(chǎn)生一開(kāi)機(jī)信號(hào)。然后,一基本輸出輸入單元可根據(jù)依開(kāi)機(jī)順序設(shè)定值,通過(guò)一平臺(tái)控制器中樞以優(yōu)先從該至少一通用序列總線裝置開(kāi)始開(kāi)機(jī)。如此,一使用者將可非常方便地利用該通用序列總線裝置插入該系統(tǒng)以開(kāi)啟該系統(tǒng),而不須費(fèi)心地找尋該系統(tǒng)上的電源開(kāi)關(guān)。另外,隨著一云端技術(shù)的進(jìn)步,該系統(tǒng)內(nèi)或許不再有一硬盤。因此,本專利技術(shù)亦可符合該云端技術(shù)未來(lái)的趨勢(shì)。附圖說(shuō)明圖I系為本專利技術(shù)的一實(shí)施例說(shuō)明一種可經(jīng)由通用序列總線裝置開(kāi)機(jī)的系統(tǒng)的示意圖。圖2、圖3、圖4和圖5為說(shuō)明通用型輸入輸出接腳的邏輯電位變化的示意圖。圖6為本專利技術(shù)的另一實(shí)施例說(shuō)明一種可經(jīng)由通用序列總線裝置開(kāi)機(jī)的系統(tǒng)的示意圖。圖7為本專利技術(shù)的另一實(shí)施例說(shuō)明一種可經(jīng)由通用序列總線裝置開(kāi)機(jī)的方法的流 程圖。其中,附圖標(biāo)記說(shuō)明如下100、600系統(tǒng)102通用序列總線連接端口104嵌入式控制器106平臺(tái)控制器中樞108基本輸出輸入單元110通用型輸入輸出接腳612邏輯電路1082存儲(chǔ)器BS開(kāi)機(jī)信號(hào)BSSV開(kāi)機(jī)順序設(shè)定值FPV第一預(yù)定值LHV邏輯高電位LLV邏輯低電位SPV第二預(yù)定值Tl第一預(yù)定時(shí)間T2第二預(yù)定時(shí)間700 至 712步驟具體實(shí)施例方式請(qǐng)參照?qǐng)D1,圖I為本專利技術(shù)的一實(shí)施例說(shuō)明一種可經(jīng)由通用序列總線裝置開(kāi)機(jī)的系統(tǒng)100的不意圖。系統(tǒng)100包含一通用序列總線連接端口 102、一嵌入式控制器104、一平臺(tái)控制器中樞(Platform Controller Hub,PCH)106及一基本輸出輸入單兀(Basic Input/Output System,BIOS) 108。嵌入式控制器102通過(guò)一通用型輸入輸出(General Purpose I/0)接腳110耦接于通用序列總線連接端口 102,用以當(dāng)系統(tǒng)100關(guān)機(jī)、嵌入式控制器102的外部裝置開(kāi)機(jī)功能被致能且至少一通用序列總線裝置插入通用序列總線連接端口 102時(shí),產(chǎn)生一開(kāi)機(jī)信號(hào)BS ;平臺(tái)控制器中樞(Platform Controller Hub, PCH) 106用以根據(jù)開(kāi)機(jī)信號(hào)BS喚醒,其中通用型輸入輸出接腳110可耦接于通用序列總線連接端口 102的8個(gè)接腳中的任一接腳;基本輸出輸入單元(Basic Input/Output System, BIOS) 108 f禹接于平臺(tái)控制器中樞106和嵌入式控制器104,其中基本輸出輸入單元108內(nèi)的存儲(chǔ)器1082具有一開(kāi)機(jī)順序設(shè)定值BSSV,且開(kāi)機(jī)順序設(shè)定值BSSV內(nèi)存儲(chǔ)連接系統(tǒng)100的至少一裝置的代碼。基本輸出輸入單元108可根據(jù)嵌入式控制器102的外部裝置開(kāi)機(jī)功能,改變開(kāi)機(jī)順序設(shè)定值BSSV,或基本輸出輸入單元108可根據(jù)開(kāi)機(jī)信號(hào)BS,改變開(kāi)機(jī)順序設(shè)定值BSSV。當(dāng)基本輸出輸入單元108根據(jù)開(kāi)機(jī)信號(hào)BS喚醒時(shí),基本輸出輸入單元108即可根據(jù)改變過(guò)的開(kāi)機(jī)順序設(shè)定值BSSV通過(guò)平臺(tái)控制器中樞106以優(yōu)先從至少一通用序列總線裝置開(kāi)始開(kāi)機(jī),然后再根據(jù)開(kāi)機(jī)順序設(shè)定值BSSV,依序開(kāi)啟系統(tǒng)100內(nèi)的裝置及耦接于系統(tǒng)100的周邊裝置。請(qǐng)參照?qǐng)D2至圖5,圖2至圖5為說(shuō)明通用型輸入輸出接腳110的邏輯電位變化的示意圖。根據(jù)高級(jí)配置與電源接口(advanced configuration and power interface,ACPI)的規(guī)范,當(dāng)系統(tǒng)100處于關(guān)機(jī)狀態(tài)時(shí),系統(tǒng)100仍具有S5的電源。因此,當(dāng)一通用序列總線裝置插入通用序列總線連接端口 102時(shí),通用型輸入輸出接腳110會(huì)根據(jù)S5的電源,產(chǎn)生一邏輯電位變化。如圖2所示,通用型輸入輸出接腳110的邏輯電位變化為一邏輯低電位LLV到一邏輯高電位LHV的變化,且邏輯高電位LHV高于一第一預(yù)定值FPV ;如圖3所示,通用型輸入輸出接腳110的邏輯電位變化為邏輯低電位LLV到邏輯高電位LHV的變化,且邏輯高電位LHV持續(xù)一高于第一預(yù)定值FPV的第一預(yù)定時(shí)間Tl ;如圖4所示,通用型輸入輸出接腳110的邏輯電位變化為邏輯高電位LHV到邏輯低電位LLV的變化,且邏輯低電位LLV低于一第二預(yù)定值SPV ;如圖5所示,通用型輸入輸出接腳110的邏輯電位變化為邏輯高電位LHV到邏輯低電位LLV的變化,且邏輯低電位LLV持續(xù)一低于第二預(yù)定值SPV的第二預(yù)定時(shí)間T2。因此,嵌入式控制器104即可根據(jù)通用型輸入輸出接腳110的邏輯電位變化,產(chǎn)生開(kāi)機(jī)信號(hào)BS。另外,當(dāng)多個(gè)通用序列總線裝置同時(shí)插入通用序列總線連接端口 102時(shí),基本輸出輸入單元108將根據(jù)開(kāi)機(jī)順序設(shè)定值BSSV及通用序列總線連接端口 102的連接端口的順序,通過(guò)平臺(tái)控制器中樞106以優(yōu)先從多個(gè)通用序列總線裝置中的一通用序列總線裝置開(kāi)始開(kāi)機(jī)。請(qǐng)參照?qǐng)D6,圖6為本專利技術(shù)的另一實(shí)施例說(shuō)明一種可經(jīng)由通用序列總線裝置開(kāi)機(jī)的系統(tǒng)600的不意圖。系統(tǒng)600和系統(tǒng)100的差別在于嵌入式控制器102通過(guò)一邏輯電路612耦接于通用序列總線連接端口 102。如圖6所示,邏輯電路612為一與門,邏輯電路612具有一第一輸入端,耦接于通用序列總線連接端口 102的一接腳,一第二輸入端,耦接于通用序列總線連接端口 102的另一接腳,及一本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種可經(jīng)由通用序列總線裝置開(kāi)機(jī)的系統(tǒng),包含:一通用序列總線連接端口;一嵌入式控制器,耦接于該通用序列總線連接端口,用以當(dāng)該系統(tǒng)關(guān)機(jī)且至少一通用序列總線裝置插入該通用序列總線連接端口時(shí),產(chǎn)生一開(kāi)機(jī)信號(hào);一平臺(tái)控制器中樞,用以根據(jù)該開(kāi)機(jī)信號(hào)喚醒;及一基本輸出輸入單元,耦接于該平臺(tái)控制器中樞和該嵌入式控制器,其中該基本輸出輸入單元具有一開(kāi)機(jī)順序設(shè)定值,且當(dāng)該基本輸出輸入單元根據(jù)該開(kāi)機(jī)信號(hào)喚醒時(shí),該基本輸出輸入單元根據(jù)該開(kāi)機(jī)順序設(shè)定值,通過(guò)該平臺(tái)控制器中樞以優(yōu)先從該至少一通用序列總線裝置開(kāi)始開(kāi)機(jī)。
【技術(shù)特征摘要】
...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員:廖誼婷,
申請(qǐng)(專利權(quán))人:緯創(chuàng)資通股份有限公司,
類型:發(fā)明
國(guó)別省市:
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。