基于多層閃存單元的存儲(chǔ)裝置及存儲(chǔ)方法制造方法及圖紙

本發(fā)明專利技術(shù)適用于存儲(chǔ)技術(shù)領(lǐng)域，提供了一種基于多層閃存單元的存儲(chǔ)裝置，包括閃存控制器以及由多層閃存單元組成的存儲(chǔ)區(qū)，所述存儲(chǔ)區(qū)包括第一邏輯分區(qū)和第二邏輯分區(qū)，所述第一邏輯分區(qū)用于存儲(chǔ)數(shù)據(jù)，所述閃存控制器和所述第一邏輯分區(qū)進(jìn)行數(shù)據(jù)傳輸時(shí)，所述第二邏輯分區(qū)作所述閃存控制器和第一邏輯分區(qū)之間的高速緩沖存儲(chǔ)器。本發(fā)明專利技術(shù)還相應(yīng)的提供一種通過上述裝置實(shí)現(xiàn)的存儲(chǔ)方法。借此，本發(fā)明專利技術(shù)可以有效的提高多層閃存單元存儲(chǔ)裝置的存儲(chǔ)速度。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及存儲(chǔ)
，尤其涉及一種。
技術(shù)介紹
目前NAND Flash主要有三種類型，分別是單層單元(Single-Level Cell,簡稱SLC)、多層單元(Multi-Level Cell，簡稱MLC)和三層單元(Triple-LevelCelI，簡稱TLC)。其中SLC能夠存儲(chǔ)lbit/cell，特點(diǎn)是存儲(chǔ)速度快、壽命長(約10萬次擦寫)，但可存儲(chǔ)空間小且價(jià)格超貴；TLC能夠存儲(chǔ)3bit/cell，其特點(diǎn)是存儲(chǔ)空間大、價(jià)格便宜，但存儲(chǔ)速度慢且壽命短(僅可擦寫500-3000次);MLC能夠存儲(chǔ)2bit/cell，其存儲(chǔ)空間、價(jià)格、存儲(chǔ)速度和壽命(約I萬次擦寫)等特點(diǎn)均介于SLC與TLC之間，性價(jià)比相對(duì)較高。 對(duì)于SLC閃存，每個(gè)單元中僅包含一個(gè)比特，SLC編程時(shí)，該比特位的值只能在“0”和“I”兩種狀態(tài)之間轉(zhuǎn)換。對(duì)于MLC閃存，每個(gè)單元中包含一個(gè)最低有效位(LeastSignificant Bit，簡稱 LSB)和一個(gè)最高有效位(Most SignificantBit,簡稱 MSB),每個(gè)MLC單元的編程過程如圖I所示。設(shè)MLC中每個(gè)比特在被擦除狀態(tài)下置“1”，那么MLC在擦除狀態(tài)E時(shí)，MSB與LSB均被置“ I ”。在對(duì)LSB編程時(shí)，如果LSB被置“ I ”，那么說明LSB保持在擦除狀態(tài)；如果LSB被置“0”，那么MLC從狀態(tài)E轉(zhuǎn)化到狀態(tài)Dl。在對(duì)MSB編程時(shí)，如果MSB被置“1”，說明MSB在擦除狀態(tài)E或者狀態(tài)Dl (取決于LSB的值)；如果MSB被置“0”，則分兩種情況考慮，一種情況是編程的初始狀態(tài)為E，則狀態(tài)轉(zhuǎn)換為D3，另一種情況是編程的初始狀態(tài)為D1，則狀態(tài)轉(zhuǎn)換為D2。由于MLC閃存下有E、D1、D2和D3四種編程狀態(tài)，并且不是任意兩種狀態(tài)都可以相互直接轉(zhuǎn)換，因此相對(duì)于SLC編程需要花費(fèi)更多時(shí)間。通常SLC單元的編程時(shí)間約為200us，而MLC單兀的編程時(shí)間約為800us。另外，觀察圖I的MLC編程過程發(fā)現(xiàn),LSB的編程與SLC相似，所花費(fèi)時(shí)間相近。綜上可知，現(xiàn)有的閃存存儲(chǔ)裝置，在實(shí)際使用上顯然存在不便與缺陷，所以有必要加以改進(jìn)。
技術(shù)實(shí)現(xiàn)思路
針對(duì)上述的缺陷，本專利技術(shù)的目的在于提供一種。為了實(shí)現(xiàn)上述目的，本專利技術(shù)提供一種基于多層閃存單元的存儲(chǔ)裝置，包括閃存控制器以及由多層閃存單元組成的存儲(chǔ)區(qū)，所述存儲(chǔ)區(qū)包括第一邏輯分區(qū)和第二邏輯分區(qū)，所述第一邏輯分區(qū)用于存儲(chǔ)數(shù)據(jù)，所述閃存控制器和所述第一邏輯分區(qū)進(jìn)行數(shù)據(jù)傳輸時(shí)，所述第二邏輯分區(qū)作所述閃存控制器和第一邏輯分區(qū)之間的高速緩沖存儲(chǔ)器。根據(jù)本專利技術(shù)的存儲(chǔ)裝置，所述第一邏輯分區(qū)的容量大于第二邏輯分區(qū)的容量。根據(jù)本專利技術(shù)的存儲(chǔ)裝置，所述第一邏輯分區(qū)的閃存陣列可同時(shí)對(duì)多層閃存單元中的最高有效位和最低有效位編程，所述第二邏輯分區(qū)的閃存陣列只能對(duì)所述多層閃存單元中的最低有效位編程。根據(jù)本專利技術(shù)的存儲(chǔ)裝置，所述存儲(chǔ)裝置為固態(tài)硬盤。本專利技術(shù)還相應(yīng)的提供一種通過上述裝置實(shí)現(xiàn)的存儲(chǔ)方法，所述方法包括將所述存儲(chǔ)區(qū)分為第一邏輯分區(qū)和第二邏輯分區(qū)，所述第一邏輯分區(qū)用于存儲(chǔ)數(shù)據(jù)；所述閃存控制器和所述第一邏輯分區(qū)進(jìn)行數(shù)據(jù)傳輸時(shí)，所述第二邏輯分區(qū)作所述閃存控制器和第一邏輯分區(qū)之間的高速緩沖存儲(chǔ)器。 根據(jù)本專利技術(shù)的存儲(chǔ)方法，所述第一邏輯分區(qū)的容量大于第二邏輯分區(qū)的容量。根據(jù)本專利技術(shù)的存儲(chǔ)方法，所述第一邏輯分區(qū)的閃存陣列可同時(shí)對(duì)多層閃存單元中的最高有效位和最低有效位編程，所述第二邏輯分區(qū)的閃存陣列只能對(duì)所述多層閃存單元中的最低有效位編程。本專利技術(shù)通過將存儲(chǔ)裝置的多層單元存儲(chǔ)區(qū)劃分為兩個(gè)邏輯分區(qū)，第一邏輯分區(qū)和第二邏輯分區(qū)，將第一邏輯分區(qū)作為用于存儲(chǔ)數(shù)據(jù)的主存儲(chǔ)區(qū)，第二邏輯分區(qū)作為高速緩沖存儲(chǔ)器，第一邏輯分區(qū)和外部的閃存控制器進(jìn)行數(shù)據(jù)傳輸時(shí)，第二邏輯分區(qū)對(duì)數(shù)據(jù)進(jìn)行緩沖，借此大大提高數(shù)據(jù)的傳輸速度。附圖說明圖I是現(xiàn)有技術(shù)的閃存單元的編程示意圖；圖2是本專利技術(shù)的存儲(chǔ)裝置的結(jié)構(gòu)示意圖；圖3是本專利技術(shù)的存儲(chǔ)方法的流程圖。具體實(shí)施例方式為了使本專利技術(shù)的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本專利技術(shù)進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本專利技術(shù)，并不用于限定本專利技術(shù)。參見圖2，本專利技術(shù)提供了一種基于多層閃存單元的存儲(chǔ)裝置，其可以是固態(tài)硬盤，具體的，該存儲(chǔ)裝置100包括Flash控制器10以及存儲(chǔ)區(qū)20。其中，存儲(chǔ)區(qū)20由多層閃存單元MLC組成。具體應(yīng)用中，存儲(chǔ)區(qū)20通過邏輯區(qū)劃分為兩個(gè)NAND Flash陣列，分別對(duì)應(yīng)第一邏輯分區(qū)21及第二邏輯分區(qū)22，且劃分時(shí)，第一邏輯分區(qū)21的容量需大于第二邏輯分區(qū)22的容量。第一邏輯分區(qū)21用于存儲(chǔ)數(shù)據(jù)，閃存控制器10和第一邏輯分區(qū)22進(jìn)行數(shù)據(jù)傳輸時(shí)，第二邏輯分區(qū)22作為閃存控制器10和第一邏輯分區(qū)10之間的高速緩沖存儲(chǔ)器。需要說明的，構(gòu)成第二邏輯分區(qū)22的MLC型NAND Flash陣列只能對(duì)最低有效位(LSB)編程，SP把MLC型NANDFlash陣列當(dāng)作SLC型使用，借此提高NAND Flash陣列的編程速度；構(gòu)成第一邏輯分區(qū)21的MLC型NAND Flash陣列的編程方法是常規(guī)的，即可同時(shí)對(duì)MLC中的最高有效位(MSB)和LSB編程。本專利技術(shù)的一具體實(shí)施例中，以存儲(chǔ)區(qū)20的容量為32GB為例，將MLC型NAND Flash陣列分為4GB和28GB大小的兩部分，即第一邏輯分區(qū)21對(duì)應(yīng)的容量為28GB，第二邏輯分區(qū)22的容量為4GB。實(shí)際應(yīng)用中，將第二邏輯分區(qū)22的4GB的MLC型NAND Flash陣列轉(zhuǎn)換為2GB的高速M(fèi)LC型NAND Flash陣列，實(shí)現(xiàn)方式如下在對(duì)該第二邏輯分區(qū)22的MLC編程時(shí)只對(duì)LSB編程，而放棄對(duì)MSB的操作，即把MLC當(dāng)作SLC應(yīng)用，這樣的編程方法會(huì)使得MLC的存儲(chǔ)空間減半，但編程速度會(huì)顯著提高，從而轉(zhuǎn)換為2GB的高速M(fèi)LC。此時(shí)，將高速M(fèi)LC型NANDFlash陣列作為高速緩沖緩沖器，主要用于緩沖待處理的數(shù)據(jù)。第二邏輯分區(qū)22作為高速緩沖存儲(chǔ)器置于Flash控制器10與第一邏輯分區(qū)21之間，起到橋梁作用。第一邏輯分區(qū)21將待處理的數(shù)據(jù)放入第二邏輯分區(qū)22中，F(xiàn)lash控制器10直接從第二邏輯分區(qū)22中讀取待處理數(shù)據(jù)。如果Flash控制器10直接讀取第一邏輯分區(qū)21的數(shù)據(jù)，由于第一邏輯分區(qū)21編程速度遠(yuǎn)慢于Flash控制器10，會(huì)造成控制器資源的浪費(fèi)，而高速緩沖存儲(chǔ)器的速度能夠匹配Flash控制器10，因此這種方式能夠有效地提升數(shù)據(jù)的處理速度。具體的，在存儲(chǔ)裝置100寫操作時(shí)，F(xiàn)lash控制器10對(duì)寫命令進(jìn)行解析，然后將待 寫的數(shù)據(jù)快速地傳給第二邏輯分區(qū)22，最后由第二邏輯分區(qū)22將數(shù)據(jù)寫入第一邏輯分區(qū)21中；在存儲(chǔ)裝置100讀操作時(shí)，獲得讀操作命令的第一邏輯分區(qū)21將數(shù)據(jù)傳輸給第二邏輯分區(qū)22，供Flash控制器10快速讀取。再參見圖3，本專利技術(shù)提供了一種數(shù)據(jù)的存儲(chǔ)方法，其通過如圖2所示的存儲(chǔ)裝置實(shí)現(xiàn)，具體的，該方法包括步驟S301，將存儲(chǔ)裝置100的存儲(chǔ)區(qū)20分為第一邏輯分區(qū)21和第二邏輯22分區(qū)，且第一邏輯分區(qū)21的容量大于第二邏輯分區(qū)22的容量，第一邏輯分區(qū)21用于存儲(chǔ)數(shù)據(jù)，其作為存儲(chǔ)區(qū)20的主存儲(chǔ)空間。步驟S302，閃存控制器10和第一邏輯分區(qū)21進(jìn)行數(shù)據(jù)傳輸時(shí)，第二邏輯分區(qū)2本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種基于多層閃存單元的存儲(chǔ)裝置，其特征在于，包括閃存控制器以及由多層閃存單元組成的存儲(chǔ)區(qū)，所述存儲(chǔ)區(qū)包括第一邏輯分區(qū)和第二邏輯分區(qū)，所述第一邏輯分區(qū)用于存儲(chǔ)數(shù)據(jù)，所述閃存控制器和所述第一邏輯分區(qū)進(jìn)行數(shù)據(jù)傳輸時(shí)，所述第二邏輯分區(qū)作所述閃存控制器和第一邏輯分區(qū)之間的高速緩沖存儲(chǔ)器。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：吳祖順，
申請(qǐng)(專利權(quán))人：記憶科技深圳有限公司，
類型：發(fā)明
國別省市：