一種寬帶幅度均衡補(bǔ)償裝置制造方法及圖紙

本發(fā)明專利技術(shù)涉及一種寬帶幅度均衡補(bǔ)償裝置，包括信號輸入端、定相耦合器、檢波模塊、時(shí)鐘源、A/D電路、FPGA和測試模塊；所述的信號輸入端與定相耦合器連接，所述的定相耦合器一端與測試模塊連接，另一端與檢波模塊連接，所述的檢波模塊、A/D電路、FPGA依次連接，所述的FPGA與測試模塊連接，所述的時(shí)鐘源與A/D電路連接。與現(xiàn)有技術(shù)相比，本發(fā)明專利技術(shù)具有設(shè)計(jì)簡潔易行、成本低、穩(wěn)定性好等優(yōu)點(diǎn)。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及一種寬帶相關(guān)技術(shù)，尤其是涉及一種寬帶幅度均衡補(bǔ)償裝置。
技術(shù)介紹
目前一般的寬帶測試裝置，對于被測信號的幅度測量值會(huì)隨著外界環(huán)境的變化或者使用時(shí)間的增加而發(fā)生變化，從而影響幅度測量的準(zhǔn)確度。寬帶測試裝置幅度補(bǔ)償一般采用以下兩種方式I、把校準(zhǔn)電纜、校準(zhǔn)源和測試裝置連接，手動(dòng)調(diào)整頻率步進(jìn)值，測試裝置設(shè)置相應(yīng)的頻率點(diǎn)，把校準(zhǔn)源和測試裝置的測量差值保存下來，作為補(bǔ)償數(shù)據(jù)；2、把校準(zhǔn)電纜、校準(zhǔn)源和測試裝置連接，并把校準(zhǔn)源的網(wǎng)口或GPIB 口與測試裝置的網(wǎng)口或GPIB相連，測試裝置采用專用的校準(zhǔn)程序，軟件同時(shí)設(shè)置校準(zhǔn)源和測試裝置的頻率值，同樣把差值保存下來，作為補(bǔ)償數(shù)據(jù)。這兩種補(bǔ)償方式都需要外接校準(zhǔn)源和校準(zhǔn)電纜，且在測量精度要求高的情況下則需要多次連接校準(zhǔn)源進(jìn)行校準(zhǔn)，如果頻帶較寬，則校準(zhǔn)時(shí)間成倍增長；同時(shí)，因?yàn)榻?jīng)常需要通過接頭連接校準(zhǔn)源和測試裝置，也帶來了測量上的不確定性。而測試裝置若要室外工作，則需要多攜帶一臺校準(zhǔn)源，也帶來諸多不便。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種設(shè)計(jì)簡潔易行、成本低、穩(wěn)定性好的寬帶幅度均衡補(bǔ)償裝置。本專利技術(shù)的目的可以通過以下技術(shù)方案來實(shí)現(xiàn)一種寬帶幅度均衡補(bǔ)償裝置，其特征在于，包括信號輸入端、定相耦合器、檢波模塊、時(shí)鐘源、A/D電路、FPGA和測試模塊；所述的信號輸入端與定相耦合器連接，所述的定相耦合器一端與測試模塊連接，另一端與檢波模塊連接，所述的檢波模塊、A/D電路、FPGA依次連接，所述的FPGA與測試模塊連接，所述的時(shí)鐘源與A/D電路連接；所述的信號輸入端將被測信號輸入到定相稱合器中，定相稱合器輸出一路給測試模塊，輸出另一路給檢波模塊，所述的檢波模塊將前端信號分成兩路，并分別進(jìn)行處理，處理后發(fā)送給A/D電路，A/D電路將兩路檢波電壓轉(zhuǎn)換為數(shù)字信號后，發(fā)送給FPGA數(shù)據(jù)處理模塊，數(shù)據(jù)處理模塊將前端的兩路檢波數(shù)據(jù)分別通過兩個(gè)不同的比較器，來判定哪路數(shù)據(jù)有效，將選中有效的數(shù)據(jù)組輸出到線性插值補(bǔ)償單元，線性插值補(bǔ)償單元對不同頻率下的頻響值進(jìn)行線性內(nèi)插補(bǔ)償，然后與數(shù)據(jù)處理模塊處理后的數(shù)據(jù)進(jìn)行求和運(yùn)算，把得到的準(zhǔn)確幅度值輸出給測試模塊，測試模塊根據(jù)準(zhǔn)確幅度值對實(shí)際幅度值進(jìn)行實(shí)時(shí)修正，以保證幅度測量的精度和準(zhǔn)確。還包括恒溫槽，所述的定相耦合器、檢波模塊、時(shí)鐘源、A/D電路、FPGA放入恒溫槽中，保持恒溫狀態(tài)，消除外部溫度變化帶來的測量的不確定性。所述的頻響值為信號在通過恒溫槽后不同頻率下的幅度補(bǔ)償值。還包括顯示屏，把測量幅值結(jié)果實(shí)時(shí)顯示在顯示屏。該補(bǔ)充裝置通過實(shí)時(shí)檢測被測信號幅度大小作為校準(zhǔn)參考，不需要單獨(dú)接外接校準(zhǔn)信號源。所述的檢波模塊包括功分器、第一固定衰減器、第二固定衰減器、大功率檢波模塊和小功率檢波模塊，所述的功分器分別與第一固定衰減器、第二固定衰減器連接，所述的第一固定衰減器與大功率檢波模塊連接，所述的第二固定衰減器與小功率檢波模塊連接；所述的功分器將前端信號分成兩路，一路通過第一固定衰減器，把信號進(jìn)行大的衰減，然后進(jìn)入到大功率檢波模塊中，檢波后的電壓通過比例放大，調(diào)整有效的檢波電壓輸出范圍，送入A/D電路前端；另一路信號通過第二固定衰減器，把信號進(jìn)行小的衰減，然后進(jìn)入到小功率檢波模塊中，檢波后的電壓通過不同的比例放大，調(diào)整有效的檢波電壓到不同范圍，送入A/D電路前端。該補(bǔ)償裝置通過定向耦合器、檢波模塊和FPGA的方式得到被測信號的幅度大小。與現(xiàn)有技術(shù)相比，本專利技術(shù)具有以下優(yōu)點(diǎn)I)設(shè)計(jì)簡潔易行、成本低、穩(wěn)定性好，可廣泛應(yīng)用于頻譜分析儀、射頻接收機(jī)等測試裝置中。2)可實(shí)時(shí)提供幅度校準(zhǔn)補(bǔ)償數(shù)據(jù)，不需要中斷測試進(jìn)行單獨(dú)校準(zhǔn)，節(jié)省測量時(shí)間的同時(shí)保證了測量的準(zhǔn)確性。3)省去外接校準(zhǔn)源及外接電纜，消除多次連接電纜帶來的測量不確定性。附圖說明圖I為本專利技術(shù)的結(jié)構(gòu)示意圖；圖2為本專利技術(shù)的檢波模塊的結(jié)構(gòu)示意圖；圖3為本專利技術(shù)的數(shù)據(jù)處理模塊的結(jié)構(gòu)示意圖。具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對本專利技術(shù)進(jìn)行詳細(xì)說明。實(shí)施例如圖I所示，一種寬帶幅度均衡補(bǔ)償裝置，包括信號輸入端I、定相耦合器2、檢波模塊3、時(shí)鐘源4、A/D電路5、FPGA6、測試模塊7和恒溫槽8 ;所述的信號輸入端I與定相耦合器2連接，所述的定相耦合器2 —端與測試模塊7連接，另一端與檢波模塊3連接，所述的檢波模塊3、A/D電路5、FPGA6依次連接，所述的FPGA6與測試模塊7連接，所述的時(shí)鐘源4與A/D電路5連接；所述的定相耦合器2、檢波模塊3、時(shí)鐘源4、A/D電路5、FPGA6放入恒溫槽8中，保持恒溫狀態(tài)，消除外部溫度變化帶來的測量的不確定性。定相稱合器2 :將被測信號功率稱合輸出一路,用于提供給檢波模塊的功率輸入端。如圖2所示，檢波模塊3 :包括功分器31、第一固定衰減器32、第二固定衰減器33、大功率檢波模塊34和小功率檢波模塊35，所述的功分器31分別與第一固定衰減器32、第二固定衰減器33連接，所述的第一固定衰減器32與大功率檢波模塊34連接，所述的第二固定衰減器33與小功率檢波模塊35連接；所述的功分器31將前端信號分成兩路，一路通過第一固定衰減器32，把信號進(jìn)行大的衰減，然后進(jìn)入到大功率檢波模塊34中，檢波后的電壓通過比例放大，調(diào)整有效的檢波電壓輸出范圍，送入A/D電路前端；另一路信號通過第二固定衰減器33，把把信號進(jìn)行小的衰減，然后進(jìn)入到小功率檢波模塊35中，檢波后的電壓通過不同的比例放大，調(diào)整有效 的檢波電壓到不同范圍，送入A/D電路前端。如圖3所示，數(shù)據(jù)處理模塊前端的兩路檢波數(shù)據(jù)，通過兩個(gè)不同的比較器，判定哪路數(shù)據(jù)有效，然后選中有效的數(shù)據(jù)組輸出到線性插值補(bǔ)償單元。A/D電路5 :實(shí)時(shí)采樣檢波模塊的數(shù)據(jù)。時(shí)鐘源4 給A/D提供高速采樣時(shí)鐘FPGA6 :處理A/D后的數(shù)據(jù)，得到高精度的幅度測量值，并將數(shù)據(jù)送給測試模塊。工作原理信號輸入端I將被測信號輸入到定相稱合器2中，定相稱合器2輸出一路給測試模塊7，輸出另一路給檢波模塊3，所述的檢波模塊3實(shí)時(shí)計(jì)算與被測信號幅度對應(yīng)的電壓值，通過比例放大(縮小)電路，調(diào)整電壓值大小，以滿足與后端的A/D輸入接口電壓需求。然后通過A/D電路5將對應(yīng)電壓值轉(zhuǎn)換為數(shù)字信號后，發(fā)送給FPGA6，F(xiàn)PGA6將存儲(chǔ)的頻響值與A/D電路處理后的值進(jìn)行求和處理后得到準(zhǔn)確幅度值，輸出給測試模塊7，測試模塊7根據(jù)準(zhǔn)確幅度值對實(shí)際幅度值進(jìn)行實(shí)時(shí)修正，以保證幅度測量的精度和準(zhǔn)確。所述的頻響值為信號在通過恒溫槽后不同頻率下的幅度補(bǔ)償值。本專利技術(shù)可外接CPU和顯示屏，并把測量幅值結(jié)果實(shí)時(shí)顯示在顯示屏上，單獨(dú)作為一個(gè)寬帶幅度測量裝置；同時(shí)也可作為其他測量裝置的一個(gè)模塊，作為實(shí)時(shí)幅度補(bǔ)償標(biāo)準(zhǔn)依據(jù)。權(quán)利要求1.一種寬帶幅度均衡補(bǔ)償裝置，其特征在于，包括信號輸入端、定相耦合器、檢波模塊、時(shí)鐘源、A/D電路、FPGA和測試模塊；所述的信號輸入端與定相耦合器連接，所述的定相耦合器一端與測試模塊連接，另一端與檢波模塊連接，所述的檢波模塊、A/D電路、FPGA依次連接，所述的FPGA與測試模塊連接，所述的時(shí)鐘源與A/D電路連接；所述的信號輸入端將被測信號輸入到定相耦合器中，定相耦合器輸出一路給測試模塊，輸出另一路給檢波模塊，所述的檢波模塊將前端信號分成兩路，并分別進(jìn)行處理，處理后發(fā)送給本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種寬帶幅度均衡補(bǔ)償裝置，其特征在于，包括信號輸入端、定相耦合器、檢波模塊、時(shí)鐘源、A/D電路、FPGA和測試模塊；所述的信號輸入端與定相耦合器連接，所述的定相耦合器一端與測試模塊連接，另一端與檢波模塊連接，所述的檢波模塊、A/D電路、FPGA依次連接，所述的FPGA與測試模塊連接，所述的時(shí)鐘源與A/D電路連接；所述的信號輸入端將被測信號輸入到定相耦合器中，定相耦合器輸出一路給測試模塊，輸出另一路給檢波模塊，所述的檢波模塊將前端信號分成兩路，并分別進(jìn)行處理，處理后發(fā)送給A/D電路，A/D電路將兩路檢波電壓轉(zhuǎn)換為數(shù)字信號后，發(fā)送給FPGA數(shù)據(jù)處理模塊，數(shù)據(jù)處理模塊將前端的兩路檢波數(shù)據(jù)分別通過兩個(gè)不同的比較器，來判定哪路數(shù)據(jù)有效，將選中有效的數(shù)據(jù)組輸出到線性插值補(bǔ)償單元，線性插值補(bǔ)償單元對不同頻率下的頻響值進(jìn)行線性內(nèi)插補(bǔ)償，然后與數(shù)據(jù)處理模塊處理后的數(shù)據(jù)進(jìn)行求和運(yùn)算，把得到的準(zhǔn)確幅度值輸出給測試模塊，測試模塊根據(jù)準(zhǔn)確幅度值對實(shí)際幅度值進(jìn)行實(shí)時(shí)修正，以保證幅度測量的精度和準(zhǔn)確。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：李成，陳爽，白皓，
申請(專利權(quán))人：上海創(chuàng)遠(yuǎn)儀器技術(shù)股份有限公司，
類型：發(fā)明
國別省市：