一種鍺硅外延層生長方法技術(shù)

本發(fā)明專利技術(shù)提供了一種SiGe外延層的外延生長方法，該方法應(yīng)用于PMOS的源、漏極區(qū)域的SiGe外延層填充，通過向反應(yīng)腔中同時通入含Ge元素的反應(yīng)氣體和含碳?xì)怏w，在硅襯底表面的源、漏極區(qū)域表面選擇性外延生長含碳的SiGe外延層，該方法在保證SiGe外延層中Ge元素含量的前提下，增加了SiGe外延層的臨界厚度并且避免應(yīng)變松弛的發(fā)生，提高了PMOS的載流子遷移率。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)涉及一種半導(dǎo)體制造方法，特別涉及。
技術(shù)介紹
目前，半導(dǎo)體制造工業(yè)主要在硅襯底的晶片(wafer)器件面上生長器件，例如，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide Semiconductor Field Effect Transistor,MOSFET)器件結(jié)構(gòu)包括有源區(qū)、源極、漏極和柵極，其中，所述有源區(qū)位于半導(dǎo)體硅襯底中，所述柵極位于有源區(qū)上方，所述柵極兩側(cè)的有源區(qū)中進(jìn)行離子注入形成源極和漏極，柵極下方具有導(dǎo)電溝道，所述柵極和導(dǎo)電溝道之間有柵極電介質(zhì)層。根據(jù)離子注入的不同類型，空穴型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(PMOS)和電子型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(NMOS)。多年以來，沿著摩爾定律提供的途徑，人們一直采用對MOSFET進(jìn)行等比例微縮來增加器件速度，然而隨著MOSFET尺寸的縮小，常規(guī)的等比例微縮方法遇到了以短溝道效應(yīng)為核心的一系列問題。例如，電源電壓的等比例縮小在降低動態(tài)功耗的同時如何增大驅(qū)動電流(Idsat)密度的問題，因此如何提高載流子遷移率(PM0S內(nèi)的空穴和NMOS內(nèi)的電子)成為保持MOSFET性能的關(guān)鍵。由于無應(yīng)變的硅襯底中空穴的平均遷移率比電子低三倍，所以提高PMOS導(dǎo)電溝道內(nèi)的空穴遷移率成為關(guān)注的焦點。近年來,應(yīng)變工程技術(shù)(strain engineering)被認(rèn)為是一個將摩爾定律延伸的關(guān)鍵技術(shù)之一。所謂應(yīng)變技術(shù)，即通過引入局部單向拉伸或壓縮型應(yīng)力到MOSFET的導(dǎo)電溝道，提升MOSFET的導(dǎo)電溝道內(nèi)載流子遷移率，從而在柵極電介質(zhì)層厚度變薄或保持不變的情況下使驅(qū)動電流大幅增長，最終提高M(jìn)OSFET的器件性能。對硅襯底中的導(dǎo)電溝道而言，能夠產(chǎn)生局部單向應(yīng)變的可用結(jié)構(gòu)有SiGe和SiyC1+必須針對PMOS和NMOS分別設(shè)計局部單向應(yīng)變的結(jié)構(gòu)。其中，對PMOS引入壓縮型應(yīng)力增加空穴的遷移率稱為局部單向壓縮型應(yīng)變，而對NMOS引入拉伸型應(yīng)力提高電子的遷移率稱為局部單向拉伸性應(yīng)變。目前得到應(yīng)用的應(yīng)變工程技術(shù)主要有沉積拉伸或壓縮型應(yīng)力的氮化硅(SiN)覆蓋層；在淺溝槽隔離(STI)和金屬化前電介質(zhì)(PMD)結(jié)構(gòu)中增加拉伸或壓縮型應(yīng)力的氧化物層，以及鍺硅(SiGe)外延層填充刻蝕或升高的源、漏極區(qū)域。SiGe外延層填充刻蝕的源、漏極區(qū)域(Recessed SiGe S/D)是一種被廣泛應(yīng)用的應(yīng)變工程技術(shù)，該方法先部分刻蝕去除PMOS器件結(jié)構(gòu)中柵極兩側(cè)的源、漏極，再通過選擇性外延生長的方法在刻蝕后的源、漏極上方生長SiGe外延層，由SiGe外延層導(dǎo)入的壓縮型應(yīng)力被傳導(dǎo)至MOSFET的導(dǎo)電溝道，最終提高PMOS中空穴的遷移率。在PMOS的源、漏極區(qū)域選擇性外延生長SiGe外延層具有以下幾個優(yōu)點第一，如上文所述，SiGe的晶格常數(shù)不同于Si從而使硅襯底中的導(dǎo)電溝道產(chǎn)生應(yīng)變，用于提高空穴載流子的遷移率；第二，SiGe具有比Si更小的禁帶寬度，這樣在半導(dǎo)體和硅化物(Silicide)之間的勢壘降低；第三，鍺增加了摻雜元素(dopant)在Si中的溶入從而減小了源、漏極區(qū)域的電阻以及擴(kuò)散電阻，并減小了硼元素(B)的擴(kuò)散。正是這三個因素，提升了 MOSFET的驅(qū)動電流，增加了器件速度。許多因素會影響源、漏極上方的SiGe外延層對導(dǎo)電溝道施加的壓縮性應(yīng)力，既敏感于MOSFET的幾何尺寸，也敏感于具體的生產(chǎn)工藝。對于MOSFET的幾何尺寸，包括溝道長度，器件寬度，柵極至STI的距離以及柵極周圍側(cè)墻(spacer)的厚度。對于具體的工藝參數(shù)所產(chǎn)生的溝道應(yīng)力則主要取決于三個方面=SiGe中Ge的含量；源、漏極區(qū)域刻蝕的深度以及刻蝕的形狀。現(xiàn)有技術(shù)中在PMOS的源、漏極區(qū)域選擇性外延生長SiGe外延層工藝包括以下3個步驟，結(jié)合圖2 4說明現(xiàn)有技術(shù)中外延生長SiGe外延層的工藝流程步驟100、根據(jù)半導(dǎo)體工藝需要對晶片進(jìn)行預(yù)處理；本步驟中，對晶片的預(yù)處理包括去除硅襯底表面的氧化層以及雜質(zhì)，對于重?fù)诫s·的硅襯底則必須考慮是否需要背封(backseal)以減少后續(xù)選擇性外延生長過程中的自摻雜現(xiàn)象。一般都需要通入氫氣(H2)并烘烤(bake)的步驟，其目的在于原位(in-situ)去除硅襯底表面的氧化層和其他雜質(zhì)，為后續(xù)的外延沉積準(zhǔn)備潔凈的硅襯底表面。步驟101、硅襯底200表面的源、漏極區(qū)域刻蝕凹槽201后，在凹槽201表面生長SiGe種子層204，形成如圖2所示的剖面結(jié)構(gòu)示意圖；本步驟中，如圖2所示，有源區(qū)之間是STI207隔離，有源區(qū)中的源極和漏極位于柵極203和柵極203下方的柵氧化層202兩側(cè)的硅襯底200中，在源、漏極區(qū)域的硅襯底200中刻蝕形成凹槽201，凹槽201的形狀為Σ型或U型，本實例以圖示的Σ型為例說明；凹槽201表面生長的SiGe種子層204，其中的Ge含量低于后續(xù)步驟102中形成的SiGe外延層中的Ge含量，Ge含量較小的SiGe種子層204的晶格常數(shù)更接近硅襯底200中硅的晶格常數(shù)，作為選擇性外延生長Ge含量較大的SiGe外延層過程中的緩沖層，有利于得到高質(zhì)量的SiGe外延層，生長SiGe種子層204的方法和后續(xù)步驟102相同，都采用選擇性外延生長工藝，具體步驟為現(xiàn)有技術(shù)，不再贅述。需要注意的是，本步驟并不是進(jìn)行選擇性外延生長SiGe外延層之前的必要步驟，也可以省略該步驟。步驟102、在SiGe種子層204表面選擇性外延生長鍺硅外延層306，填充硅襯底200的凹槽，形成如圖3所示的剖面結(jié)構(gòu)示意圖；外延生長設(shè)備一般為反應(yīng)腔，將晶片放入反應(yīng)腔后，向反應(yīng)腔中通入反應(yīng)氣體305并加熱，使反應(yīng)氣體在硅襯底200的凹槽201中生長需要的晶體結(jié)構(gòu)，本實施例中，SiGe層填充凹槽201，其上表面與硅襯底200表面齊平，低于柵氧化層202的高度。在PMOS的源、漏極區(qū)域生長SiGe外延層306通常用選擇性外延工藝。所謂選擇性外延工藝是指我們期望SiGe外延層306僅沉積在凹槽201中露出的硅襯底200表面(或者步驟101中外延生長的SiGe種子層204表面)，而在有源區(qū)周圍的隔離區(qū)，例如STI207和柵極203表面沒有形核或生長。由于晶片上會同時制作成百上千個器件，為了每個MOSFET能夠獨立于其他器件工作，由同樣位于硅襯底200中的隔離區(qū)(PN結(jié)隔離、局部氧化隔離或STI)將有源區(qū)分立出來，使MOSFET之間互不干擾。對于選擇性外延生長SiGe外延層306，反應(yīng)氣體105包括沉積氣體和刻蝕氣體兩部分，通過調(diào)節(jié)作為沉積氣體的硅烷(SiH4)和鍺烷(GeH4)混合氣體與作為刻蝕氣體的氯化氫氣體(HCl)的流量比例，實現(xiàn)對局部單向應(yīng)變的精確控制，使得最終在隔離區(qū)上的刻蝕速率大于沉積速率，SiGe層306在凹槽201中的沉積速率盡可能最大化，從而實現(xiàn)了低壓化學(xué)氣相沉積工藝的選擇性。在100秒之內(nèi)將反應(yīng)腔中的晶片加熱到1100°C以上，利用先進(jìn)的溫度探測裝置能將工藝溫度誤差控制在幾度以內(nèi)，反應(yīng)氣體的流量則可通過質(zhì)量流量計(MFC)精準(zhǔn)控制。步驟103、SiGe外延層306上生長蓋層408，形成如圖4所示的剖面結(jié)構(gòu)示意圖；本步驟中，SiGe外延層306上生長的蓋層408材料是SiGe或Si，最終形成蓋層408的高度大于柵氧化層202的高度。蓋層408的作用是為后續(xù)在源、漏極區(qū)域本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種鍺硅外延層生長方法，提供一具有硅襯底的晶片，所述硅襯底中具有PMOS的源極和漏極區(qū)域刻蝕的凹槽，其特征在于，該方法還包括，所述晶片放入反應(yīng)腔后，所述反應(yīng)腔中通入含鍺元素的反應(yīng)氣體的同時通入含碳?xì)怏w，在所述源極和漏極區(qū)域的所述凹槽中選擇性外延生長含碳的鍺硅外延層。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：涂火金，
申請(專利權(quán))人：中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：