一種用于數據傳輸差錯控制的嵌套CRC碼生成方法及裝置制造方法及圖紙

本發明專利技術公開了一種用于數據傳輸差錯控制的嵌套CRC碼生成方法，包括：對待計算數據進行分段，根據數據類型為各數據段分配所需CRC碼計算通道，各計算通道進行CRC碼計算，對計算得到的各CRC子碼進行排序。根據實際需要，排序后的CRC子碼可直接送入最終的CRC碼計算通道，也可作為新的待計算數據，多次重復上述CRC子碼計算再送入最終的CRC碼計算通道生成嵌套CRC碼。本發明專利技術還公開了一種嵌套CRC碼生成裝置，包括數據分段模塊、計算通道選擇模塊、多通道CRC碼計算模塊、數據排序模塊、寄存器、計數器、數據分配器、單通道CRC碼計算模塊。本發明專利技術的裝置計算速度快，靈活性好，并且采用本發明專利技術的方法，因此所需存儲容量小、糾錯能力強，適用的范圍廣。

【技術實現步驟摘要】

【技術保護點】
一種用于數據傳輸差錯控制的嵌套CRC碼生成方法，其特征在于，包括以下步驟：（1）數據分割器對待計算數據進行分段，具體包括以下子步驟：（1?1）將數據分割器中的數據初始化為0，并根據計算通道的數量N確定數據分割器的最大分段數為N；（1?2）為整個數據分割器生成N+1個指針(P0,P1,…,Pi,…,PN)和N個指針(p1,p2,…,pi，…,pN)，其中i為小于等于N的正整數，(P0,P1,…,Pi,…,PN)將整個數據分割器分成N個長為Ls的數據段，按照N個數據段的順序，為每個數據段分配一個指針分別為(p1,p2,…,pi，…,pN)，其中Ls為任意正整數；（1?3）為指針(P0,P1,…Pi,…,PN)分配固定值，其中Pi＝Pi?1+Ls，P0的值可以取任意值，整個計算過程中，Pi指針的值固定不變；（1?4）為N個數據區域的指針(p1,p2,…,pi,…,pN)分配初始值，并令(p1,p2,…,pi，…,pN)指針的初始值分別與(P0,P1,…,Pi?1，…,PN?1)相等；（1?5）將待計算數據填充至數據分割器中，根據數據的填充情況，改變(p1,p2,…,pi，…,pN)指針的值；（1?6）數據分割器將待計算數據分為m段，并將m的值傳遞給通道選擇器和反向通道選擇器；（1?7）利用(p1,p2,p3…pm)的值，以及計算通道的并行計算位數W，在每一個時鐘周期，向m個計算通道分別傳送W位數據，并將(p1,p2,p3…pm)的值均減去W；（1?8）判斷(p1,p2,p3…pm)是否與(P0,P1,P2…Pm?1)的值相等，若相等，則進入步驟（2），否則返回步驟（1?7）；（2）為分割后的各待計算數據段分配所需的CRC碼計算通道，具體包 括以下子步驟：（2?1）針對不同類型數據的Q次嵌套CRC碼的生成，為通道選擇器生成一張通道選擇表用于在不同類型數據的各次嵌套計算中，為數據輸入通道分配相應的計算通道，其中Q為正整數；（2?2）利用數據分割器傳遞的數據段總數m，通道選擇器選通用于連接數據分割器的m個序號為(1,2,3,…,m)的輸出與通道選擇器的開關；（2?3）根據開關選擇表，將選通的m個數據輸入分別連接至相應的計算通道之上；（3）各計算通道對各待計算數據段進行CRC子碼計算，具體包括以下子步驟：（3?1）為N個計算通道分別分配相應的生成多項式為(g1(x),g2(x),…,gi(x),…,gN(x))，其中i為1到N之間的任意值，各通道之間可以采用同樣的生成多項式；（3?2）根據相應的生成多項式，利用邏輯電路或者查找余數表的方法來實現W位并行計算的各計算通道；（3?3）根據各計算通道所采用的生成多項式，為各通道設置初始值，通常可以為各計算通道賦初始值為全零或者全一；（3?4）對各通道的輸入數據完成CRC子碼計算，得到m個CRC子碼；（4）對各通道計算所得到的CRC子碼進行排序，具體包括以下子步驟：（4?1）反向通道選擇器與通道選擇器共用一張通道選擇表；（4?2）依據數據分割器傳遞的待計算數據的分段總數m，反向通道選擇器選通序號為(1,2,3,…,m)的CRC子碼暫存器與反向通道選擇器的連接開關。（4?3）根據開關選擇表，將選通的m個數據輸出分別連接至相應的計算通道的輸出之上；（4?4）各計算通道按照反向通道選擇器的選擇結果，將各計算通道計算所得的CRC子碼存入相應的CRC子碼暫存器，得到一串新的數據為(CRC1,CRC2,…,CRCi,…,CRCm)，其中i為1到m之間的任意值，CRCi對應第i個數據段計算所得到的CRC子碼；（5）判斷是否需要再次進行多通道計算，如果需要，則將步驟（4）得到的CRC子碼作為新的待計算數據，返回步驟（1）；如果不需要，則進入步驟（6），具體包括以下子步驟：（5?1）將CRC碼的嵌套次數Q的值減去1；（5?2）判斷Q的值是否為0，若Q的值為0，則進入步驟（6）；若Q的值不為零，則以（4）步驟中排序好的CRC子碼數據作為新的待計算數據，并返回步驟（1）；（6）第N+1個計算通道計算出最終的Q次嵌套CRC碼，具體包括以下子步驟：（6?1）為第N+1個CRC計算通道分配生成多項式gN+1(x)；（6?2）根據生成多項式，利用邏輯電路或者查找余數表的方法來實現W位并行計算的計算通道；（6?3）為該計算通道設置初始值，通常可以為該計算通道賦初始值為全零或者全一；（6?4）對多計算通道第Q次計算并經過排序所得到的CRC子碼數據進行最后一次CRC碼計算，得到最終的Q次嵌套CRC碼。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：周文利，段斌斌，
申請(專利權)人：華中科技大學，
類型：發明
國別省市：