本發明專利技術公開了一種多相位時鐘信號產生器，包含：一環形相位偏移回路，包含多個可控式延遲單元，用以根據一輸入時鐘信號產生具有不同相位的輸出時鐘信號，其中可控式延遲單元的延遲量由一偏壓電壓所決定；一相位歪曲檢測電路，用以計算輸出時鐘信號的相位差異來產生一相位歪曲檢測信號；以及一偏壓電路，用以根據該相位歪曲檢測電路來提供該偏壓電壓。前述環形相位偏移回路可獨立操作于多相位時鐘信號產生器且不接收偏壓電壓，用以使一輸入時鐘信號相位偏移來產生具有不同相位的輸出時鐘信號。輸出時鐘信號分別在不同的相位偏移單元之間輸出。
【技術實現步驟摘要】
本專利技術有關于多相位時鐘信號產生器、使用多相位時鐘信號產生器的信號相位調整回路以及多相位信號產生方法，特別有關于包含環狀相位偏移回路的多相位時鐘信號產生器、使用多相位時鐘信號產生器的信號相位調整回路以及多相位信號產生方法。
技術介紹
電子裝置(例如雙倍速率存儲器、DDR RAM)常常需要各種相位的時鐘信號來執行不同的功能，此時通常會利用一多相位時鐘信號產生器來產生所需要的多相位時鐘信號。 然而，相關技術中的多相位時鐘信號產生器或是多相位時鐘信號產生方法通常需要較大的電路面積或是復雜的設計。舉例來說，使用正交(quadrature)的振蕩器的正交PLL(Phase Locked Loop,相位鎖相回路)可用以產生多相位時鐘信號。然而,正交振蕩器的頻率由電壓所控制而且對供應電壓的噪聲非常敏感。此外，正交振蕩器的頻率并非由外部時鐘頻率來控制。而且，這種結構需要較大的電路面積以及高電能消耗。除此之外，亦可控制使用了延遲鏈電路的模擬多相位產生器來產生多相位時鐘信號，此延遲鏈電路通常由一電荷泵(charge pump)所控制。然而，這種結構亦需要較大的電路面積以及高電能消耗。此外，模擬電路的工藝亦較難達到彈性、高良率以及高靈敏度的需求。此外，多相位時鐘信號可能存在著相位歪曲(phase skew)的問題,相位歪曲可能會造成精確度的問題。舉例來說，某些相關技術會使用多個延遲鎖相回路來修正相位歪曲的問題。然而，這種結構亦需要較大的電路面積、高電能消耗以及相當復雜的控制邏輯，而且鎖定時間也太久，無法使用在高速的電路中。
技術實現思路
本專利技術的一目的為提供具有小電路面積以及非常低電能消耗的多相位時鐘信號產生器。本專利技術的一實施例揭露了一種多相位時鐘信號產生器，包含一環形相位偏移回路，具有多個輸出端以及相位偏移單元，用以使一輸入時鐘信號產生相位偏移以產生具有不同相位的輸出時鐘信號，其中所述輸出時鐘信號分別在相位偏移單兀間的不同輸出端輸出。本專利技術的又一實施例揭露了一種信號相位調整回路，包含一多相位產生器，具有一環形相位偏移回路，具有多個輸出端以及相位偏移單元，用以使被延遲的輸入時鐘信號產生相位偏移以產生具有不同相位的輸出時鐘信號，其中所述輸出時鐘信號分別在相位偏移單元間的不同輸出端輸出；以及一相位調整電路，用以接收所述輸出時鐘信號其中之一以及一輸入信號，并根據所述輸出時鐘信號其中之一的相位調整該輸入信號的一相位。本專利技術的又一實施例揭露了一種多相位時鐘信號產生方法，包含(a)提供多個相位偏移單兀以形成一環形相位偏移回路；(b)使用所述相位偏移單兀使一輸入時鐘信號產生相位偏移以產生具有不同相位的輸出時鐘信號；以及(C)選擇至少一部份在相位偏移單元間的輸出端來分別輸出被選擇的所述輸出時鐘信號。本專利技術的又一實施例揭露了一種多相位時鐘信號產生器，包含一環形相位偏移回路，包含多個可控式延遲單元，用以根據一輸入時鐘信號通過該可控式延遲單元以產生具有不同相位的輸出時鐘信號，其中所述可控式延遲單元的延遲數量由一偏壓電壓所決定；一相位歪曲檢測電路，用以計 算所述輸出時鐘信號的相位差異以產生一相位歪曲檢測信號；以及一偏壓電路，用以根據該相位歪曲檢測信號提供該偏壓電壓。本專利技術的又一實施例揭露了一種多相位時鐘信號產生方法,包含根據一輸入時鐘信號，通過至少一可控式延遲單元產生具有不同相位的輸出時鐘信號，其中所述可控式延遲單元的延遲量由一偏壓電壓所決定；計算所述輸出時鐘信號的相位差異以產生一相位歪曲檢測信號；以及根據該相位歪曲檢測信號提供該偏壓電壓。本專利技術的又一實施例揭露了一種多相位時鐘信號產生器，包含一環形相位偏移回路，包含多個可控式延遲單元，用以根據一輸入時鐘信號，通過所述可控式延遲單元產生具有不同相位的輸出時鐘信號，其中所述可控式延遲單元的延遲量由一偏壓電壓所決定；一相位歪曲檢測電路，用以計算所述輸出時鐘信號的相位差異以產生一相位歪曲檢測信號；以及一偏壓電路，用以根據該相位歪曲檢測信號提供該偏壓電壓，其中該偏壓電路在一低電能保持模式下提供穩定的偏壓電壓，該低電能保持模式在進入電能模式時保持先前的偏壓信息。根據前述實施例，可使用少數元件便產生精確的多相位時鐘信號，電路面積和電能消耗可因此而降低。而且，多相位時鐘信號的精確度可經由自由的選擇整數N來調整。此夕卜，多相位時鐘信號的頻率僅由外部時鐘信號決定且不會被供應電壓的噪聲影響。此外，通過使用本專利技術的相位歪曲計算機制，相位歪曲的差異可被線性檢測以調整輸出相位歪曲。通過使用反饋偏壓電壓，可得到廣范圍頻率下的高相位歪曲精確度。而且，本專利技術亦提供了低電能保持模式下的主動驅動偏壓產生內容，其可維持在進入低電能模式前的先前偏壓信息。附圖說明圖I繪示了根據本專利技術的一實施例的多相位時鐘信號產生器。圖2至圖5繪示了根據本專利技術的實施例的，圖I所示的方塊圖的詳細結構。圖6繪示了多相位時鐘信號產生器使用在一延遲鎖相回路的情形。圖7繪示了根據本專利技術的實施例的多相位時鐘產生方法的流程圖。圖8繪示了根據本專利技術的一實施例的具有相位歪曲反饋機制的多相位時鐘信號產生器。圖9繪示了根據本專利技術的一實施例，圖8所示的相位歪曲檢測電路的詳細結構。圖10繪示了根據本專利技術的一實施例，圖8所示的環形相位偏移回路的詳細結構。圖11繪示了可控式延遲單元其中一示范性電路結構。圖12繪示了相位歪曲問題的示意圖。圖13繪示了低電能保持模式的示意圖。圖14繪示了可提供待機拉升/拉低電流的偏壓電路的電路圖。圖15繪示了根據本專利技術的另一實施例的多相位時鐘信號產生步驟的流程圖。其中，附圖標記說明如下100環形相位偏移回路200300400500多相位時鐘信號產生器201301401501環形相位偏移回路203、205、207 以及 209303、305、307、309、311、313、315、317、503、505、507、509、511、513相位偏移單元204、206、208 以及 210304、306、308、310、404、406、408、410、504、506、506、508、510、512、514 輸出端 211、213、413、415、515、517 負載匹配元件215、217、323、417、419、523、525 時鐘驅動器219、221、223、225、325、327、329、331、421、423、425、427、526、527、529、531、533 輸出驅動器319、320、321、403、405、407、409、411、519、521 閉鎖元件600DLL602相位調整電路601可控式延遲線603相位檢測器605延遲控制電路800多相位時鐘信號產生器801環狀相位偏移回路803偏壓電路805相位歪曲檢測電路903,905,907,909 檢測電路902、904、906、908、1102、1104、1403、1405、1409、1411、1413、1417 P 型金屬氧化物半導體910、912、914、916、1108、1110、1419、1421N 型金屬氧化物半導體918,920 開關元件1002-1016可控式延遲單元1106P/N金屬氧化物半導體1401偏壓電路1415、1423 電流源具體實施例方式在說明書及之前的權利要求當本文檔來自技高網...
【技術保護點】
一種多相位時鐘信號產生器，其特征是，包含：一環形相位偏移回路，具有多個輸出端以及相位偏移單元，用以使一輸入時鐘信號產生相位偏移以產生具有不同相位的輸出時鐘信號，其中所述輸出時鐘信號分別在相位偏移單元間的不同輸出端輸出。
【技術特征摘要】
...
【專利技術屬性】
技術研發人員：馬炎濤，
申請(專利權)人：南亞科技股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。