一種基于CPCI總線的短波八通道自適應陣列信號處理器制造技術

本實用新型專利技術提供一種基于CPCI總線的短波八通道自適應陣列信號處理器，包括：8片A/D芯片、2片下變頻芯片、FPGA芯片、串行配置元件、CPCI總線和DSP芯片。本實用新型專利技術的處理器可實現八路短波信號的自適應陣列處理，提高整個短波接收信號的增益，同時采用CPCI總線接口進行數據傳輸和信息交換，不僅數據傳輸速度快、而且插槽標準，數字信號不易被干擾從而降低了對總線輻射的要求。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術屬于電子電路設計領域，且特別是有關于一種基于CPCI總線的短波八通道自適應陣列信號處理器。
技術介紹
短波通信由于時變衰落、多徑等原因，常會出 現通信效果差的現象；而通過采用自適應陣列可以提高短波接收信號的增益。之前自適應陣列處理技術主要應用在移動通信上，可以使主波束對準用戶信號到達方向，同時旁瓣或零陷對準干擾信號到達方向，從而給有用信號帶來最大增益，有效地減少多徑影響，達到對干擾信號刪除或抑制的目的。隨著高速DSP和FPGA芯片的面市，數字信號處理模塊的運算能力越來越強，使得數字信號處理模塊可以快速地接收處理多路短波接收信號，對信號實時優化分析與加權，實現短波接收信號的自適應陣列處理。同時CPCI總線有非常高的可靠性、抗沖擊性和耐震動性，可支持更多的插槽。
技術實現思路
本技術目的在于提供一種可以接收八個通道的短波信號、實現短波自適應陣列處理且具有較高短波接收增益及抗干擾能力的基于CPCI總線的短波八通道自適應陣列信號處理器。為達成上述目的，本技術提出一種基于CPCI總線的短波八通道自適應陣列信號處理器，包括8片A/D芯片、2片下變頻芯片、FPGA芯片、串行配置元件、CPCI總線和DSP芯片。其中，8片A/D芯片分別輸入8路短波中頻信號，并對上述8路短波中頻信號進行采樣，得到8路數字信號；2片下變頻芯片，分別連接上述8片A/D芯片中的四片，且每片下變頻芯片對上述8路數字信號中的4路進行下變頻處理；FPGA芯片，連接上述2片下變頻芯片，所述FPGA芯片包括內部邏輯控制單元且對上述2片下變頻芯片的輸出進行濾波處理；串行配置元件，連接上述FPGA芯片，并用于存儲FPGA芯片的程序；DSP芯片，連接CPCI總線和上述FPGA芯片，并從CPCI總線輸入外部控制命令，從而對所述FPGA芯片的輸出進行自適應處理，同時DSP芯片將狀態信息回傳給CPCI總線。內部的邏輯控制包括控制A/D芯片和下變頻芯片等。進一步，本技術中，DSP芯片的型號為TMS320C6455，FPGA芯片采用Cyclone II FPGA, A/D芯片的型號為AD9244，下變頻芯片的型號為HSP50216，串行配置元件的型號為EPCS16芯片。CPCI總線的外部控制命令包括換頻、換工作方式等命令。這些命令是由CPCI總線上的主控模塊發出的。從而對所述FPGA芯片的輸出進行自適應處理，同時DSP芯片將狀態信息；狀態信息包括工作正常或故障信息等，將這些信息通過CPCI總線返回給主控模塊有利于了解工作狀態和定位故障并回傳給CPCI總線。本處理器的輸出信號就是解調產生的基帶數字信號，再由CPCI總線送出。綜上所述，該處理器可實現八路短波信號的自適應陣列處理，提高整個短波接收信號的增益，同時采用CPCI總線接口進行數據傳輸和信息交換，不僅數據傳輸速度快、而且插槽標準，數字信號不易被干擾從而降低了對總線輻射的要求。附圖說明圖I為本技術實施例的基于CPCI總線的短波八通道自適應陣列信號處理器的原理框圖。圖2為圖I中基于CPCI總線的短波八通道自適應陣列信號處理器的自適應處理流程。具體實施方式為了更了解本技術的
技術實現思路
，特舉具體實施例并配合所附圖式說明如下。·圖I為本技術實施例的基于CPCI總線的短波八通道自適應陣列信號處理器的原理框圖。如圖I所示，基于CPCI總線的短波八通道自適應陣列信號處理器包括8片A/D芯片、2片下變頻芯片、FPGA芯片、串行配置元件、CPCI總線和DSP芯片。其中，8片A/D芯片分別輸入8路短波中頻信號，并對上述8路短波中頻信號進行采樣，得到8路數字信號；2片下變頻芯片，分別連接上述8片A/D芯片中的四片，且每片下變頻芯片對上述8路數字信號中的4路進行下變頻處理；FPGA芯片，連接上述2片下變頻芯片，所述FPGA芯片包括內部邏輯控制且對上述2片下變頻芯片的輸出進行濾波處理；串行配置元件，連接上述FPGA芯片，并用于存儲FPGA芯片的程序；DSP芯片，連接CPCI總線和上述FPGA芯片，并從CPCI總線輸入外部控制命令，從而對所述FPGA芯片的輸出進行自適應處理，同時DSP芯片將狀態信息回傳給CPCI總線。進一步，本實施例中，我們采用TMS320C6455做處理器中的DSP芯片，該芯片運算速度快、內存資源豐富、有編解碼協處理器，同時帶有32bit/33MHz PCI主/從模式接口。FPGA采用Altera公司的Cyclone II FPGA，運算速度快，且支持高速差分數據。A/D選用8片AD9244，選用2片下變頻芯片HSP50216，使用FPGA芯片作邏輯控制處理，DSP芯片通過CPCI總線讀入外部控制命令，同時DSP芯片又將狀態信息回傳給CPCI總線。8片AD9244分別對8路短波信號進行采樣，將采樣的數字信號分別送給2片HSP50216芯片做數字下變頻處理，然后送給FPGA芯片作濾波處理，FPGA芯片同時實現該處理器的內部邏輯控制，最后由FPGA將濾波處理后的8路數字信號送給DSP芯片，由DSP芯片實現自適應處理。其中，FPGA程序存儲在EPCS16芯片中，DSP程序通過CPCI總線加載運行，FPGA處理程序使用Quartus II編譯生成，DSP程序使用CCS編譯環境，自適應處理示意圖如圖2所示。8路中頻信號經過A/D變換后得到8路基帶數字信號，利用基帶數字信號處理技術識別用戶信號到達方向。同時對這8路信號進行加權處理，線形組合得到一個信號輸出值，如下式所示 Sy(n) = [ WkXk (η)( I )其中每一通道A/D變換輸出端的信號xk (η)是一路復信號，加權系數Wk(k=l, ...,8)也是復數，接著對該值加權處理后得到的數據進行解調處理，并將該數據送到CPCI總線中。為了保證各基帶信號具有與天線輸入端完全相同的相位和幅度關系，可補充通道校正手段。通過以上處理，可確保在用戶波達方向形成空間定向波束。圖2是本技術中的信號處理示意圖，DSP完成圖2中的虛線部分。綜上所述，該處理器可實現八路短波信號的自適應陣列處理，提高整個短波接收信號的增益，同時采用CPCI總線接口進行數據傳輸和信息交換，不僅數據傳輸速度快、而 且插槽標準，數字信號不易被干擾從而降低了對總線輻射的要求。雖然本技術已以較佳實施例揭露如上，然其并非用以限定本技術。本技術所屬
中具有通常知識者，在不脫離本技術的精神和范圍內，當可作各種的更動與潤飾。因此，本技術的保護范圍當視權利要求書所界定者為準。本文檔來自技高網...

【技術保護點】
一種基于CPCI總線的短波八通道自適應陣列信號處理器，其特征在于，包括：8片A/D芯片，分別輸入8路短波中頻信號，并對上述8路短波中頻信號進行采樣，得到8路數字信號；2片下變頻芯片，分別連接上述8片A/D芯片中的四片，且每片下變頻芯片對上述8路數字信號中的4路進行下變頻處理；FPGA芯片，連接上述2片下變頻芯片，所述FPGA芯片包括內部邏輯控制單元且對上述2片下變頻芯片的輸出進行濾波處理；串行配置元件，連接上述FPGA芯片，并用于存儲FPGA芯片的程序；CPCI總線；以及DSP芯片，連接CPCI總線和上述FPGA芯片，并從CPCI總線輸入外部控制命令，CPCI總線的外部控制命令包括換頻、換工作方式命令，這些命令是由CPCI總線上的主控模塊發出的，從而對所述FPGA芯片的輸出進行自適應處理，同時DSP芯片將狀態信息；狀態信息包括工作正常或故障信息，將這些信息通過CPCI總線返回給主控模塊有利于了解工作狀態和定位故障并回傳給CPCI總線。

【技術特征摘要】
1.一種基于CPCI總線的短波八通道自適應陣列信號處理器，其特征在于，包括 8片A/D芯片，分別輸入8路短波中頻信號，并對上述8路短波中頻信號進行采樣，得到8路數字信號； 2片下變頻芯片，分別連接上述8片A/D芯片中的四片，且每片下變頻芯片對上述8路數字信號中的4路進行下變頻處理； FPGA芯片，連接上述2片下變頻芯片，所述FPGA芯片包括內部邏輯控制單元且對上述2片下變頻芯片的輸出進行濾波處理； 串行配置元件，連接上述FPGA芯片，并用于存儲FPGA芯片的程序； CPCI總線；以及 DSP芯片，連接CPCI總線和上述FPGA芯片，并從CPCI總線輸入外部控制...

【專利技術屬性】
技術研發人員：俞春華，劉林，胡冰，
申請(專利權)人：熊貓電子集團有限公司，南京熊貓電子股份有限公司，南京熊貓漢達科技有限公司，
類型：實用新型
國別省市：