基于SOPC的頻率特性測試裝置制造方法及圖紙

基于SOPC的頻率特性測試裝置，涉及一種頻率特性測試裝置。為了解決目前的頻率特性測試儀測試精度較低且體積較大的問題。Nios處理器內核控制DDS掃頻控制內核輸出掃頻信號給DAC轉換器，DAC轉換器輸出端的模擬信號給信號調理電路，Nios處理器內核的調理信號發送給信號調理電路，信號調理電路的測試信號發送給測試對象，測試對象的測試信號發送給幅度檢測電路，幅度檢測電路的模擬信號同時發送給Nios處理器內核和DDS掃頻控制內核，輸入電路的控制信號發送給Nios處理器內核，Nios處理器內核的顯示信號發送給顯示電路。它用于測試頻率特性。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及一種頻率特性測試裝置，特別涉及一種基于SOPC的頻率特性測試裝置。
技術介紹
在電子產品的生產和調試過程中，很多時候無法也無需知道系統內部的結構和參數等信息，而只關心系統的傳輸特性，頻率特性H(jco)就是對傳輸特性一種很好的描述，因此H(jco)有著重要的理論研究價值與實用價值，在工程實踐和科學實驗中都有著廣泛的應用。通過測試系統的輸入與輸出經計算可以得到其H(j ω)，頻率特性測試儀就是用來測試系統頻率特性的一種儀器。因此，利用現有的資源設計一種即合理又實用的頻率特性測試儀，來測試并顯示系統的頻率特性，以便對被測系統進行更進一步的了解和研究。常用的頻率特性測試儀，又成為掃頻儀，大致可分為兩代，第一代掃頻儀的典型產品如ΒΤ3等用50Hz鋸齒波調制高頻信號，在陰極射線管上顯示結果；第二代掃頻儀是以ICL8038等壓控振蕩器為核心，運用類似鎖相頻率合成技術，并配合D/A，A/D轉換器，在微機或單片機控制下完成掃頻。但是上述頻率特性測試儀的測試精度較低，同時體積較大，不易攜帶。
技術實現思路
本技術的目的是為了解決目前的頻率特性測試儀測試精度較低，同時體積較大的問題，本技術提供一種基于SOPC的頻率特性測試裝置。基于SOPC的頻率特性測試裝置，它包括DAC轉換器、信號調理電路、幅度檢測電路、輸入電路和顯示電路，它還包括Nios處理器內核和DDS掃頻控制內核；Nios處理器內核的掃頻控制信號輸出端與DDS掃頻控制內核的掃頻控制信號輸入端連接，DDS掃頻控制內核的掃頻信號輸出端與DAC轉換器的數字信號輸入端連接，DAC轉換器的模擬信號輸出端與信號調理電路的模擬信號輸入端連接，Nios處理器內核的調理控制信號輸出端與信號調理電路的控制信號輸入端連接，信號調理電路的的測試信號輸出端用于連接測試對象的測試信號輸入端，幅度檢測電路的測試信號輸入端用于連接測試對象的測試信號輸出端，幅度檢測電路的模擬信號輸出端同時與Nios處理器內核的模擬信號輸入端和DDS掃頻控制內核的模擬信號輸入端連接,輸入電路的控制信號輸出端與Nios處理器內核的控制信號輸入端連接，Nios處理器內核的顯示信號輸出端與顯示電路的顯示信號輸入端連接。本技術的有益效果為本技術所述的頻率特性測試儀就是以直接數字合成(DDS)技術為核心的，以Altera 公司的 SOPC (System-on-a-Programmable-Chip,可編程片上系統)內核 Nios 作為內核。本技術的頻率穩定度較高，可以在IHz 25MHz內連續掃頻，因為DDS(DirectDigital Synthesizer,直接數字式頻率合成器)是開環控制,頻率調節速度較高,并且線路簡單，成本低廉，體積小便于攜帶。附圖說明圖I為本技術的具體實施方式一所述的基于SOPC的頻率特性測試裝置的電氣原理示意圖。圖2為本技術的具體實施方式二具體實施方式三和具體實施方式四所述的基于SOPC的頻率特性測試裝置的電氣原理示意圖。圖3為本技術以21. SM濾波器為測試對象的頻率特性曲線界面示意圖，橫坐標為表示濾波器的帶寬，縱坐標為21. SM濾波器輸出的測試信號的衰減倍數。具體實施方式具體實施方式一結合圖I說明本實施方式，本實施方式所述的基于SOPC的頻率·特性測試裝置，它包括DAC轉換器、信號調理電路、幅度檢測電路、輸入電路和顯示電路，它還包括Nios處理器內核6和DDS掃頻控制內核7 ；Nios處理器內核的掃頻控制信號輸出端與DDS掃頻控制內核7的掃頻控制信號輸入端連接，DDS掃頻控制內核7的掃頻信號輸出端與DAC轉換器I的數字信號輸入端連接，DAC轉換器I的模擬信號輸出端與信號調理電路2的模擬信號輸入端連接，Nios處理器內核的調理控制信號輸出端與信號調理電路2的控制信號輸入端連接，信號調理電路2的的測試信號輸出端用于連接測試對象的測試信號輸入端，幅度檢測電路3的測試信號輸入端用于連接測試對象的測試信號輸出端，幅度檢測電路3的模擬信號輸出端同時與Nios處理器內核的模擬信號輸入端和DDS掃頻控制內核7的模擬信號輸入端連接,輸入電路4的控制信號輸出端與Nios處理器內核的控制信號輸入端連接，Nios處理器內核的顯不信號輸出端與顯示電路5的顯示信號輸入端連接。在本實施方式中，作為信號發生電路的DDS掃頻控制內核采用直接數字頻率合成技術實現，即DDS技術，用于產生頻率可控的掃頻信號，并能夠滿足一般用戶對頻率范圍的要求；輸入電路為鍵盤按鈕輸入，用于輸入各種指令；顯示電路為液晶顯示屏，用于顯示圖形和測量結果，例如，測量時掃頻信號所需要的起始頻率、終止頻率、頻率間隔、掃頻方式等參數，以及測量完成后顯示特性曲線時顯示方式的設置，如刻度大小選擇、文字標注方式、坐標選擇等。Nios處理器內核要完成邏輯控制、測量數據處理以及與人機接口部分通信三個主要功能。主要用于控制整個系統的協調工作，并對測量及人機接口部分送來的數據進行分析處理。具體實施方式二 本實施方式是對具體實施方式一所述的基于SOPC的頻率特性測試裝置，信號調理電路2包括低通濾波器2-1、程控衰減器2-2和功率放大器2-3 ；低通濾波器2-1的信號輸入端是信號調理電路2的數字信號輸入端，低通濾波器2-1的信號輸出端與程控衰減器2-2的信號輸入端連接，程控衰減器2-2的控制信號輸入端是信號調理電路2的控制信號輸入端，程控衰減器2-2的信號輸出端與功率放大器2-3的信號輸入端連接，功率放大器2-3的放大信號輸出端是信號調理電路2的的測試信號輸出端。信號調理電路主要包括低通濾波器、程控衰減器和功率放大器，對信號中的噪聲進行抑制并對輸出信號的功率起到控制作用。具體實施方式三本實施方式是對具體實施方式一所述的基于SOPC的頻率特性測試裝置的進一步說明，幅度檢測電路3包括程控增益/衰減器3-1、跟隨器3-2、幅度檢測器3-3、有源濾波器3-4和ADC轉換器3-5 ；幅度檢測電路3包括程控增益/衰減器3-1、跟隨器3-2、幅度檢測器3_3、有源濾波器3-4和ADC轉換器3-5 ；程控增益/衰減器3-1的信號的輸入端是幅度檢測電路3的測試信號輸入端，程控增益/衰減器3-1的信號的輸入端與跟隨器3-2的信號輸入端連接，跟隨器3-2的信號輸出端與幅度檢測器3-3的信號輸入端連接，幅度檢測器3-3的信號輸出端與有源濾波器 3-4的信號輸入端連接,有源濾波器3-4的信號輸出端與ADC轉換器3-5的模擬信號輸入端連接，ADC轉換器3-5的數字信號輸出端是幅度檢測電路3的數字信號輸出端。幅度檢測電路是為了檢測測試對象兩端的幅度值。先對測試對象兩端的輸入及輸出信號進行程控的增益/衰減，隨后通過集成芯片AD8302進行模擬鑒幅，并將得到的幅度比值以模擬電壓形式輸出，之后把幅度比值的模擬量由ADC轉換器轉化為數字量，發送給Nios處理器內核進行分析處理。具體實施方式四本實施方式是對具體實施方式一所述的基于SOPC的頻率特性測試裝置的進一步限定，它還包括RAM存儲器8，RAM存儲器8用于為Nios處理器內核和DDS掃頻控制內核7存儲數據。本技術的技術參數I)掃頻范圍1Hz 25MHz ；2)掃頻寬度全頻段內可以任意設置；3)圖本文檔來自技高網...

【技術保護點】
基于SOPC的頻率特性測試裝置，它包括DAC轉換器（1）、信號調理電路（2）、幅度檢測電路（3）、輸入電路（4）和顯示電路（5），其特征在于，它還包括Nios處理器內核（6）和DDS掃頻控制內核（7）；Nios處理器內核（6）的掃頻控制信號輸出端與DDS掃頻控制內核（7）的掃頻控制信號輸入端連接，DDS掃頻控制內核（7）的掃頻信號輸出端與DAC轉換器（1）的數字信號輸入端連接，DAC轉換器（1）的模擬信號輸出端與信號調理電路（2）的模擬信號輸入端連接，Nios處理器內核的調理控制信號輸出端與信號調理電路（2）的控制信號輸入端連接，信號調理電路（2）的測試信號輸出端用于連接測試對象的測試信號輸入端，幅度檢測電路（3）的測試信號輸入端用于連接測試對象的測試信號輸出端，幅度檢測電路（3）的模擬信號輸出端同時與Nios處理器內核（6）的模擬信號輸入端和DDS掃頻控制內核（7）的模擬信號輸入端連接，輸入電路（4）的控制信號輸出端與Nios處理器內核（6）的控制信號輸入端連接，Nios處理器內核（6）的顯示信號輸出端與顯示電路（5）的顯示信號輸入端連接。

【技術特征摘要】

【專利技術屬性】
技術研發人員：葉樹江，張凌志，
申請(專利權)人：黑龍江工程學院，
類型：實用新型
國別省市：