用于快速喚醒振蕩器的快速啟動超低功率偏置發生器制造技術

一種用于快速喚醒振蕩器的快速啟動超低功率偏置發生器。多種實施例涉及一種偏置發生器，包括：偏置發生器電路；主啟動電路，向偏置發生器電路中的第一節點施加電流；次啟動電路，向偏置發生器電路中的附加節點施加電流；以及功率開關，接收來自電源的功率，并將功率提供至偏置發生器電路、主啟動電路和次啟動電路。

【技術實現步驟摘要】
用于快速喚醒振蕩器的快速啟動超低功率偏置發生器的制作方法用于快速喚醒振蕩器的快速啟動超低功率偏置發生器
技術介紹
設計一種具有幾微安的主動模式電流消耗和受控的突入電流的快速啟動振蕩器具有許多問題。通常，快速啟動會引起大的突入電流，所述大的突入電流在控制回路接入(kick in)時逐步減小。在控制回路閉合的時間期間，期望的突入電流可能超過期望的設計預算。此外，如果還需要振蕩器精確，則可能需要更精準的偏置發生器來傳遞更精確的基準電壓和電流。這種精確性通常的代價是電流消耗增大，啟動時間增加，以及精確地穩定控制回路的時間增加。此外，如果振蕩器需要工作在更高的頻率(例如，IOMHz)下，則電流消耗也會增大。
技術實現思路
提供了針對快速喚醒振蕩器和其他應用而啟用快速啟動超低功率偏置發生器的實施例。 提供了不同示例實施例的簡要概述。在以下概述中進行了一些簡化和省略，以強調和介紹示例實施例的一些方面，但并不是為了限制本專利技術的范圍。在后續部分中將給出示例實施例的詳細描述，以便于本領域技術人員實現和使用本專利技術構思。多種實施例還可以涉及一種偏置發生器，包括偏置發生器電路；主啟動電路，所述主啟動電路向偏置發生器電路中的第一節點施加電流；次啟動電路，所述次啟動電路向偏置發生器電路中的附加節點施加電流；以及功率開關，所述功率開關接收來自電源的功率，并將功率提供至偏置發生器電路、主啟動電路和次啟動電路。多種實施例還可以涉及一種產生偏置信號的方法，包括向偏置發生器電路供應功率；向偏置發生器電路中的節點施加第一啟動電流；向偏置發生器電路中的附加節點施加第二啟動電流；以及輸出偏置信號。多種實施例還可以涉及一種控制偏置發生器的方法，包括接收外部時序控制信號；向主啟動電路施加外部時序控制信號；通過對外部時序控制信號進行延遲來產生第一時序控制信號；向主啟動電路和次啟動電路施加第一時序控制信號；通過對外部時序控制信號進行延遲來產生第二時序控制信號；以及向功率開關施加第二時序控制信號，以向偏置發生器供應功率。附圖說明為了更好地理解各個示例實施例，參考附圖，其中圖I是示出了根據相關技術的具有啟動電路的主偏置發生器的電路圖；圖2是示出了以多個啟動模塊來實現的分布式啟動電路的實施例的電路圖；以及圖3是示出了圖2的電路如何操作的時序圖。具體實施例方式現在參考附圖公開了各個示例實施例的許多方面，附圖中相似的數字表示相似的組件或步驟。在設計偏置發生器時，可以有許多重要的設計參數，例如噪聲、電源減弱系數(power supply rejection ratio)、功耗、由于溫度而引起的輸出漂移(drift)、工作電壓范圍、絕對輸出值的精度以及可靠的啟動。開發了許多技術來實現這些質量，然而幾乎所有這些技術都以增加啟動和穩定時間而告終。由于可能需要應用這些技術之中的一些來實現高的性能，所以必須以某種其他方式來解決緩慢啟動的問題。主偏置發生器可以是造成緩慢啟動的重要貢獻者之一。因此，通過改進主偏置發生器可能會實現超低功率且快速的喚醒。傳統上，相關技術的偏置發生器包括一個啟動電路。圖I是示出了根據相關技術的主偏置發生器100的電路圖，所述主偏置發生器100包括啟動電路110和偏置發生器電路120。偏置發生器電路120可以包括級聯(cascoded)PMOS晶體管122和級聯NMOS晶體管124。偏置發生器電路120可以包括輸出Vl OUT和V2 0UT，其中Vl OUT和V2 OUT是用于驅動振蕩器的偏置信號。啟動電路110可以控制PMOS晶體管122的啟動行為。備選地，啟動電路110可以控制NMOS晶體管124的啟動行為。偏置發生器電路120的合適啟動可以提供可靠的操作。如果主偏置發生器100設計用于超低功率(例如，毫微安偏置)，則可·能沒有足夠的電流來足夠快速地對偏置發生器電路的內部節點進行充電和放電以在幾微秒內產生輸出。圖2是示出了以多個啟動電路實現的分布式啟動電路的實施例的電路圖。為了提高主偏置發生器的啟動性能，將啟動電路分布成多個啟動電路，所述多個啟動電路獨立地并且按照受控的順序方式控制PMOS晶體管、NMOS晶體管以及所有高阻抗節點。主偏置發生器200可以包括偏置發生器電路220、功率開關230、主啟動電路235、次啟動電路240、完全斷電電路245、斷電電路250、順序上電電路255和延遲元件260。偏置發生器電路220與圖I的偏置發生器電路相同，并且可以包括級聯PMOS晶體管222和級聯NMOS晶體管224。功率開關230可以連接至電源，并且可以從延遲元件260接收時序控制信號TPDPS0功率開關230基于時序控制信號TPDPS將功率與主偏置發生器200連接和斷開。功率開關230可以控制完全斷電模式下的泄漏電流。主啟動電路235可以向節點Y提供啟動電流。如圖2所示，節點Y可以處于下部NMOS級聯晶體管224的柵極處。向節點Y提供啟動電流可以允許對節點Y下方的晶體管直接供能，而不是依賴于通過PMOS級聯晶體管222和上部NMOS級聯晶體管224傳播的電流來對節點Y下方的晶體管供能，后者花費時間，從而無法快速從主偏置發生器200產生啟動功率。此外，節點Y下方的晶體管是偏置發生器電路220的關鍵元件之一。主啟動電路235可以接收時序控制信號TH)和TPDN，并且可以連接至完全斷電電路245。時序控制信號TPD和TPDN可以提供針對主啟動電路235的時序控制，以控制主偏置發生器200的啟動時序。完全斷電電路245可以允許主啟動電路235完全關斷，其結果是使主偏置發生器200完全關斷。次啟動電路240可以向節點A、B和X提供啟動電流。次啟動電路240可以接收控制信號TPDN，所述控制信號TPDN可以提供針對次啟動電路240的時序控制，以控制主偏置發生器200的啟動時序。完全斷電電路245和斷電電路250可以一起工作，以將偏置發生器電路200斷電。完全斷電電路245可以結合功率開關230來工作，以將至主偏置發生器200的所有功率都完全切斷。此外，完全斷電電路245可以將主啟動電路235的輸出接地。主偏置發生器200中唯一的功率將是由于通過功率開關230的電流泄漏而引起的。此外，斷電電路250可以將偏置發生器電路220中特定的節點接地。存在不需要完全斷電的情況，例如，當需要快速啟動時。在這種情況下，將功率開關230關斷，從而允許向內部電源線226施加功率。這可以對偏置發生器電路220的一部分供能以允許快速啟動，原因在于內部電源線226不需要提升到其期望的電壓電平來對偏置發生器電路220的一部分供能。這一操作的代價是通過偏置發生器電路220的附加泄漏電流以及附加的功耗。盡管完全斷電電路245和斷電電路250被示為單獨的電路，然而完全斷電電路245和斷電電路250也可以集成為更大的電路，所述更大的電路可以包括主偏置發生器200的其他電路元件中的若干個。順序上電電路255可以用于控制偏置發生器電路220的電壓輸出。順序上電電路255可以包括開關，當來自偏置發生器電路220的輸出達到期望的狀態時，所述開關接通以將所述輸出提供至振蕩器。由于能量移動通過偏置發生器電路220需要時間，所以偏置發 生器電路220的輸出達到期望的狀態可能需要時間。此外，當在偏置發生器200關斷本文檔來自技高網...

【技術保護點】
一種偏置發生器，包括：偏置發生器電路；主啟動電路，所述主啟動電路向偏置發生器電路中的第一節點施加電流；次啟動電路，所述次啟動電路向偏置發生器電路中的附加節點施加電流；以及功率開關，所述功率開關接收來自電源的功率，并將功率提供至偏置發生器電路、主啟動電路和次啟動電路。

【技術特征摘要】
2011.07.27 US 13/192,1071.一種偏置發生器,包括 偏置發生器電路； 主啟動電路，所述主啟動電路向偏置發生器電路中的第一節點施加電流； 次啟動電路，所述次啟動電路向偏置發生器電路中的附加節點施加電流；以及功率開關，所述功率開關接收來自電源的功率，并將功率提供至偏置發生器電路、主啟動電路和次啟動電路。2.根據權利要求I所述的偏置發生器，還包括時序控制信號，用于按照期望的順序將功率開關、主啟動電路和次啟動電路接通。3.根據權利要求2所述的偏置發生器，還包括延遲元件，所述延遲元件接收外部時序控制信號以產生所述時序控制信號。4.根據權利要求I所述的偏置發生器，還包括斷電電路，所述斷電電路將偏置發生器斷電。5.根據權利要求I所述的偏置發生器，其中，所述偏置發生器電路還包括級聯PMOS晶體管對和級聯NMOS晶體管對。6.根據權利要求5所述的偏置發生器，其中 級聯PMOS晶體管對連接在電源線和級聯NMOS晶體管對之間，以及級聯NMOS晶體管對連接在地與級聯PMOS晶體管對之間，并且 主啟動電路連接至級聯NMOS晶體管對之間的節點。7.根據權利要求I所述的偏置發生器，其中，偏置發生器電路對振蕩器進行偏置。8.—種產生偏置信號的方法,包括 向偏置發生器電路供應功率； 向偏置發生器電路中的節點施加第一啟動電流； 向偏置發生器電路中的附加節點施加第二啟動電流；以及 輸出偏置信號。9.一種控制偏置發生...

【專利技術屬性】
技術研發人員：凱文·馬胡提，山凱特·甘地，
申請(專利權)人：NXP股份有限公司，
類型：發明
國別省市：