半導體器件的制作方法技術

本發(fā)明專利技術公開了一種半導體器件的制作方法，包括：a）提供半導體襯底，所述半導體襯底上形成有介電層以及鑲嵌在所述介電層中的金屬互連線；b）在所述金屬互連線和所述介電層上形成超薄的氮化硅層；c）在所述氮化硅層上形成蓋帽層。本發(fā)明專利技術通過在金屬互連線與蓋帽層之間形成超薄的氮化硅層，由于氮化硅層具有良好的密封性，因此可以很好地阻擋潮氣和氧氣，抑制電遷移現(xiàn)象，延長金屬互連線的電遷移壽命，并且還能防止金屬原子向周圍器件擴散，保證了金屬互連線以及整個半導體器件的可靠性。

【技術實現(xiàn)步驟摘要】
本專利技術涉及半導體制造工藝，尤其涉及一種半導體器件的制作方法。
技術介紹
隨著集成電路的集成度不斷提高，半導體器件尺寸不斷縮小使得RC延遲成為制約集成電路性能進一步提高的關鍵性因素。為了降低Re延遲，通常采用低介電常數(shù)材料作為介電層。目前，較常用的作為介電層的低介電常數(shù)材料包括摻雜碳的(carbon-doped)氧化娃、氟娃玻璃(FSG)、碳氧化娃(silicon oxycarbide)、SiCOH類介電材料、摻雜氟的氧化硅、旋涂玻璃、黑鉆石(BD)等等。 圖I為現(xiàn)有的具有金屬互連線的半導體器件的剖視圖。如圖I所示，在半導體襯底100上形成有介電層101以及鑲嵌在介電層101中的金屬互連線102。在介電層101和金屬互連線102上形成有蓋帽層103。蓋帽層103不但可以防止金屬互連線102受到后續(xù)工藝或外部環(huán)境的污染，而且還可以用作后續(xù)工藝的刻蝕停止層。此外，當金屬互連線102的材料為銅時，蓋帽層103還可以作為防止銅擴散的擴散阻擋層。由于RC延遲對半導體器件的影響，蓋帽層103通常也會選擇使用低介電常數(shù)材料來形成。蓋帽層103可以使用碳摻雜的氧化硅，其包括硅、碳、氫和氧(稱為SiCOH)，或者碳摻雜的氮化硅，其包括硅、碳和氮(稱為SiCN)等，上述材料的介電常數(shù)可以低至4以下。使用上述介電常數(shù)較低的介電材料來形成蓋帽層103雖然能夠有效地降低RC延遲，但是卻降低了其對潮氣以及氧氣的阻擋能力。潮氣或氧氣滲透到金屬互連線102中會加劇金屬互連線102內(nèi)的電遷移(Electro Migration,EM)現(xiàn)象。電遷移是由于電子按電流的方向推移金屬原子所引起的，且推移速度由電流密度決定。眾所周知，電遷移是影響金屬互連線的可靠性的重要因素之一，電遷移可能導致金屬互連線減薄，并使其電阻率增大，更嚴重的還可能使銅互連結構斷裂。此外，為了進一步降低介電常數(shù)，研究方向之一是增加介電材料中的孔隙率，可以想象，這樣將導致蓋帽層103對潮氣和氧氣的阻擋能力進一步降低，從而使得由蓋帽層103所覆蓋的金屬互連線102內(nèi)的電遷移(Electro Migration, EM)現(xiàn)象更嚴重化，而嚴重縮短金屬互連線102的電遷移壽命，影響半導體器件的可靠性。因此，需要一種半導體器件的制作方法，以解決現(xiàn)有技術中存在的問題。
技術實現(xiàn)思路
為了解決現(xiàn)有技術中存在的問題，本專利技術提出了一種半導體器件的制作方法，包括a)提供半導體襯底，所述半導體襯底上形成有介電層以及鑲嵌在所述介電層中的金屬互連線；b)在所述金屬互連線和所述介電層上形成超薄的氮化硅層；c)在所述氮化硅層上形成蓋帽層。優(yōu)選地，所述方法在所述b)步驟之后還包括對所述氮化硅層進行氮化處理，以減少所述氮化娃層中的氫鍵和懸掛鍵。優(yōu)選地，所述氮化處理是使用氮源氣體的等離子體對所述氮化硅層進行處理的。優(yōu)選地，所述氮源氣體為氨氣。優(yōu)選地，所述方法在所述a)步驟之后還包括執(zhí)行預清洗工藝。優(yōu)選地，所述預清洗工藝使用氨氣的等離子體。優(yōu)選地，所述氮化硅層的厚度小于等于3nm。優(yōu)選地，形成所述氮化硅層的氣體包括氨氣和硅烷。優(yōu)選地，所述蓋帽層為富碳的碳氮化硅層。優(yōu)選地，形成所述富碳的碳氮化硅層的氣體包括氨氣和三甲基硅烷。 本專利技術通過在金屬互連線與蓋帽層之間形成超薄的氮化硅層，由于氮化硅層具有良好的密封性，因此可以很好地阻擋潮氣和氧氣，抑制電遷移現(xiàn)象，延長金屬互連線的電遷移壽命，并且還能防止金屬原子向周圍器件擴散，保證了金屬互連線以及整個半導體器件的可靠性。附圖說明本專利技術的下列附圖在此作為本專利技術的一部分用于理解本專利技術。附圖中示出了本專利技術的實施例及其描述，用來解釋本專利技術的原理。在附圖中， 圖I為現(xiàn)有的具有金屬互連線的半導體器件的剖視 圖2A-2D為根據(jù)本專利技術一個實施方式制作半導體器件的工藝流程中各步驟所獲得的器件的剖視圖。具體實施例方式接下來，將結合附圖更加完整地描述本專利技術，附圖中示出了本專利技術的實施例。但是，本專利技術能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本專利技術的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。圖2A-2D為根據(jù)本專利技術一個實施方式制作半導體器件的工藝流程中各步驟所獲得的器件的剖視圖。下面將結合圖2A-2D來詳細說明本專利技術的制作方法。應當注意的是，圖2A-2D是以在雙鑲嵌溝槽中填充銅來形成大馬士革結構的銅互連結構為例來說明本專利技術的原理，而并非要構成對本專利技術的限制，只要在金屬互連線上形成蓋帽層均可以采用本專利技術的方法，而不管溝槽的形狀和金屬互連線的材料為何。首先，提供半導體襯底，該半導體襯底上形成有介電層以及鑲嵌在介電層中的金屬互連線。如圖2A所示，在半導體襯底200上形成有介電層201以及鑲嵌在介電層201中的金屬互連線202。其中，半導體襯底200可以是以下所提到的材料中的至少一種硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在半導體襯底200中可以形成有隔離結構(未示出)，所述隔離結構為淺溝槽隔離(STI)結構或者局部氧化硅(LOCOS)隔離結構等。在半導體襯底200中還可以形成有CMOS器件，CMOS器件例如是晶體管(例如，NMOS和/或PM0S)等。此外，在半導體襯底200中還可以形成有與晶體管電連接的金屬互連線等。為了簡化，此處僅以一空白來表示半導體襯底。介電層201較佳地由低介電常數(shù)的材料所形成，例如摻雜碳的(carbon-doped)氧化娃、氟娃玻璃(FSG)、碳氧化娃(silicon oxycarbide)、SiCOH 類介電材料、摻雜氟的氧化硅、旋涂玻璃或黑鉆石(BD)等等。優(yōu)選地，在執(zhí)行隨后工序之前，對圖2A所示的半導體器件結構進行預清洗工藝，以去除其表面的雜質(zhì)和氧化物。所述預清洗工藝可以包括反應性(reactive)預清洗工藝或非反應性(non-reactive)預清洗工藝。舉例來說,反應性預清洗工藝例如為采用含氨氣的等離子體對半導體器件表面進行清洗，而非反應性預清洗工藝例如為采用含氬的等離子體對半導體器件表面進行清洗。接著，在金屬互連線和介電層上形成超薄的氮化硅層。 如圖2B所示，金屬互連線202和介電層201上形成有超薄的氮化硅層203。由于氮化硅層203具有良好的密封性，因此在金屬互連線202和介電層201上形成氮化硅層203可以很好地阻擋潮氣和氧氣，進而抑制電遷移現(xiàn)象，延長金屬互連線202的電遷移壽命，并且還能防止金屬原子向周圍器件擴散，保證了金屬互連線202以及整個半導體器件的可靠性。由于氮化硅層203的厚度均勻性良好，因此還可以根據(jù)需要形成任意厚度的氮化硅層203。此外，氮化硅層203還具有良好的應力本文檔來自技高網(wǎng)...

【技術保護點】
一種半導體器件的制作方法，包括：a）提供半導體襯底，所述半導體襯底上形成有介電層以及鑲嵌在所述介電層中的金屬互連線；b）在所述金屬互連線和所述介電層上形成超薄的氮化硅層；c）在所述氮化硅層上形成蓋帽層。

【技術特征摘要】
1.一種半導體器件的制作方法，包括 a)提供半導體襯底，所述半導體襯底上形成有介電層以及鑲嵌在所述介電層中的金屬互連線； b)在所述金屬互連線和所述介電層上形成超薄的氮化硅層； c)在所述氮化硅層上形成蓋帽層。2.如權利要求I所述的方法，其特征在于，所述方法在所述b)步驟之后還包括對所述氮化硅層進行氮化處理，以減少所述氮化硅層中的氫鍵和懸掛鍵。3.如權利要求2所述的方法，其特征在于，所述氮化處理是使用氮源氣體的等離子體對所述氮化硅層進行處理的。4.如權利要求3所述的方法，其特征在于，所...

【專利技術屬性】
技術研發(fā)人員：彭冰清，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：