本發(fā)明專(zhuān)利技術(shù)涉及一種激光多普勒測(cè)振計(jì)信號(hào)實(shí)時(shí)采集處理裝置，包括依次相連的信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換電路模塊、FPGA及其外圍電路模塊、D/A轉(zhuǎn)換電路模塊和顯示器；所述信號(hào)調(diào)理模塊用于將激光多普勒測(cè)振計(jì)的兩路相位正交的模擬信號(hào)放大；所述A/D轉(zhuǎn)換電路模塊用于將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；所述FPGA及其外圍電路模塊用于對(duì)收到的數(shù)字信號(hào)進(jìn)行串并轉(zhuǎn)換和微分鑒頻處理；所述D/A轉(zhuǎn)換電路模塊用于對(duì)經(jīng)過(guò)處理的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)；所述顯示器根據(jù)收到的模擬信號(hào)顯示內(nèi)容。本發(fā)明專(zhuān)利技術(shù)具有實(shí)時(shí)性強(qiáng)、采樣速率高、采樣精度高、集成性強(qiáng)以及工作穩(wěn)定等優(yōu)點(diǎn)。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專(zhuān)利技術(shù)涉及一種數(shù)據(jù)采集及信號(hào)實(shí)時(shí)處理裝置，特別是涉及一種激光多普勒測(cè)振計(jì)信號(hào)實(shí)時(shí)采集處理裝置。
技術(shù)介紹
激光多普勒測(cè)量技術(shù)可以遠(yuǎn)距離、非接觸的實(shí)時(shí)測(cè)量各種微弱振動(dòng)目標(biāo)的運(yùn)動(dòng)速度及其微小變化，隨著該技術(shù)的快速發(fā)展，已在測(cè)速、測(cè)振及相關(guān)應(yīng)用研究領(lǐng)域得到了廣泛的推廣。 針對(duì)激光多普勒測(cè)振計(jì)，其系統(tǒng)構(gòu)成包括相干光學(xué)檢測(cè)鏈路和相干電子學(xué)檢測(cè)模塊。相干光學(xué)檢測(cè)鏈路以光學(xué)方法實(shí)現(xiàn)振動(dòng)目標(biāo)信息的相干探測(cè)，相干電子學(xué)檢測(cè)則在相干光學(xué)檢測(cè)的基礎(chǔ)上進(jìn)一步提取振動(dòng)目標(biāo)的原始振動(dòng)頻率并實(shí)時(shí)輸出含有振動(dòng)信息的電壓信號(hào)。在相干電子學(xué)檢測(cè)模塊中，光電探測(cè)器輸出信號(hào)首先經(jīng)去載波處理得到正交兩路信號(hào)，然后經(jīng)微分鑒頻等方法提取頻率信息。然而，常規(guī)的微分鑒頻處理手段是基于集成運(yùn)算放大器芯片等模擬器件實(shí)現(xiàn)該方法中的加、減、乘、除等算法，因此，集成運(yùn)算放大器芯片等器件的動(dòng)態(tài)特性直接限制了待處理信號(hào)的動(dòng)態(tài)范圍，限制了激光多普勒測(cè)振計(jì)的可探測(cè)振動(dòng)頻率范圍。其次，基于模擬器件實(shí)現(xiàn)微分鑒頻處理需通過(guò)外圍硬件電路參數(shù)的改變以獲得良好的信號(hào)解調(diào)特性，因此，在實(shí)際應(yīng)用中，電路裝置的通用性較差。此外，傳統(tǒng)的基于數(shù)字信號(hào)處理方法提取振動(dòng)信息的電路裝置，其內(nèi)部的信號(hào)采集系統(tǒng)一般均采用單片機(jī)或DSP作為控制器，控制A/D和D/A轉(zhuǎn)換、存儲(chǔ)器及其他外圍電路的工作，然而由于單片機(jī)本身的指令周期以及處理速度等性能受限，因此難以達(dá)到多通道高速數(shù)據(jù)同步采集的要求；DSP雖然可以實(shí)現(xiàn)較高速的數(shù)據(jù)采集，但是，采樣速率的提高同時(shí)也引入了更高的系統(tǒng)設(shè)計(jì)成本；并且，單片機(jī)和DSP的各種功能需要借助軟件控制才能實(shí)現(xiàn)，因此，指令的執(zhí)行速度和效率較低，并且軟件的運(yùn)行時(shí)間占用了整個(gè)采樣時(shí)間的很大比例。為了克服單片機(jī)和DSP在信號(hào)采集方面的不足，針對(duì)多路并行采集處理系統(tǒng)，目前常見(jiàn)的設(shè)計(jì)方法主要是FPGA與DSP相結(jié)合的處理手段，即采用FPGA實(shí)現(xiàn)控制、采用DSP實(shí)現(xiàn)數(shù)據(jù)處理，該方法適用于控制簡(jiǎn)單、信號(hào)處理算法復(fù)雜的采集系統(tǒng)，對(duì)于算法簡(jiǎn)單或時(shí)序要求嚴(yán)格的多路數(shù)據(jù)高速并行采集處理系統(tǒng)而言，這種設(shè)計(jì)方法則過(guò)于復(fù)雜化，不利于設(shè)計(jì)實(shí)現(xiàn)和推廣應(yīng)用，同時(shí)，F(xiàn)PGA和DSP之間的通信也會(huì)影響數(shù)據(jù)傳輸?shù)目煽啃院头€(wěn)定性。
技術(shù)實(shí)現(xiàn)思路
本專(zhuān)利技術(shù)所要解決的技術(shù)問(wèn)題是提供一種激光多普勒測(cè)振計(jì)信號(hào)實(shí)時(shí)采集處理裝置，具有實(shí)時(shí)性強(qiáng)、采樣速率高、采樣精度高、集成性強(qiáng)以及工作穩(wěn)定等優(yōu)點(diǎn)。本專(zhuān)利技術(shù)解決其技術(shù)問(wèn)題所采用的技術(shù)方案是提供一種激光多普勒測(cè)振計(jì)信號(hào)實(shí)時(shí)采集處理裝置，包括依次相連的信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換電路模塊、FPGA及其外圍電路模塊、D/A轉(zhuǎn)換電路模塊和顯示器；所述信號(hào)調(diào)理模塊用于將激光多普勒測(cè)振計(jì)的兩路相位正交的模擬信號(hào)放大；所述A/D轉(zhuǎn)換電路模塊用于將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；所述FPGA及其外圍電路模塊用于對(duì)收到的數(shù)字信號(hào)進(jìn)行串并轉(zhuǎn)換和微分鑒頻處理；所述D/A轉(zhuǎn)換電路模塊用于對(duì)經(jīng)過(guò)處理的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)；所述顯示器根據(jù)收到的模擬信號(hào)顯示內(nèi)容。所述FPGA及其外圍電路模塊還與外部接口電路相連，所述外部接口電路與上位機(jī)相連。所述FPGA及其外圍電路模塊還與存儲(chǔ)器SDRAM電路相連。所述信號(hào)調(diào)理模塊包括兩路差分放大器，每路差分放大器按比例放大來(lái)自于激光多普勒測(cè)振計(jì)的兩路相位正交的模擬信號(hào)。所述A/D轉(zhuǎn)換電路模塊包括四通道16位求和型模數(shù)轉(zhuǎn)換芯片ADS1174、穩(wěn)壓芯片REF1004以及集成運(yùn)放芯片0PA350 ;所述穩(wěn)壓芯片REF1004的6號(hào)管腳與所述模數(shù)轉(zhuǎn)換芯片ADSl 174的56號(hào)管腳相連；所述集成運(yùn)放芯片0PA350的3號(hào)管腳與所述模數(shù)轉(zhuǎn)換芯片 ADSl 174的55號(hào)管腳相連。所述D/A轉(zhuǎn)換電路模塊采用16位D/A轉(zhuǎn)換芯片DAC8551以及穩(wěn)壓芯片REF02實(shí)現(xiàn)；所述穩(wěn)壓芯片RER)2的6號(hào)管腳與所述16位D/A轉(zhuǎn)換芯片DAC8551的2號(hào)管腳相連。所述外部接口電路模塊采用RS232通訊模式，通過(guò)MAX3232芯片實(shí)現(xiàn)。有益效果由于采用了上述的技術(shù)方案，本專(zhuān)利技術(shù)與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點(diǎn)和積極效果本專(zhuān)利技術(shù)能夠?qū)崿F(xiàn)激光多普勒測(cè)振計(jì)兩路正交信號(hào)的快速采集和實(shí)時(shí)處理，提取出原始振動(dòng)信息，實(shí)時(shí)輸出攜帶有振動(dòng)頻率信息的電壓信號(hào)。本專(zhuān)利技術(shù)是基于FPGA的設(shè)計(jì)方法實(shí)現(xiàn)的，能夠在電路的性能指標(biāo)、功能、規(guī)模、開(kāi)發(fā)成本、軟硬件升級(jí)以及工作可靠性等方面實(shí)現(xiàn)最優(yōu)化設(shè)計(jì)。附圖說(shuō)明圖I是本專(zhuān)利技術(shù)的結(jié)構(gòu)框圖；圖2是本專(zhuān)利技術(shù)中信號(hào)調(diào)理模塊的結(jié)構(gòu)示意圖；圖3是本專(zhuān)利技術(shù)中A/D轉(zhuǎn)換電路模塊的結(jié)構(gòu)示意圖；圖4是本專(zhuān)利技術(shù)中D/A轉(zhuǎn)換電路模塊的結(jié)構(gòu)示意圖；圖5是本專(zhuān)利技術(shù)中的外部接口電路模塊的結(jié)構(gòu)示意圖；圖6為本專(zhuān)利技術(shù)中電源轉(zhuǎn)換模塊的結(jié)構(gòu)示意圖。具體實(shí)施例方式下面結(jié)合具體實(shí)施例，進(jìn)一步闡述本專(zhuān)利技術(shù)。應(yīng)理解，這些實(shí)施例僅用于說(shuō)明本專(zhuān)利技術(shù)而不用于限制本專(zhuān)利技術(shù)的范圍。此外應(yīng)理解，在閱讀了本專(zhuān)利技術(shù)講授的內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對(duì)本專(zhuān)利技術(shù)作各種改動(dòng)或修改，這些等價(jià)形式同樣落于本申請(qǐng)所附權(quán)利要求書(shū)所限定的范圍。本專(zhuān)利技術(shù)的實(shí)施方式涉及一種激光多普勒測(cè)振計(jì)信號(hào)實(shí)時(shí)采集處理裝置，包括依次相連的信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換電路模塊、FPGA及其外圍電路模塊、D/A轉(zhuǎn)換電路模塊和顯示器；所述信號(hào)調(diào)理模塊用于將激光多普勒測(cè)振計(jì)的兩路相位正交的模擬信號(hào)放大；所述A/D轉(zhuǎn)換電路模塊用于將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；所述FPGA及其外圍電路模塊用于對(duì)收到的數(shù)字信號(hào)進(jìn)行串并轉(zhuǎn)換和微分鑒頻處理；所述D/A轉(zhuǎn)換電路模塊用于對(duì)經(jīng)過(guò)處理的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)；所述顯示器根據(jù)收到的模擬信號(hào)顯示內(nèi)容。圖I是本專(zhuān)利技術(shù)一種激光多普勒測(cè)振計(jì)信號(hào)采集處理裝置的結(jié)構(gòu)框圖。由圖可見(jiàn)，本專(zhuān)利技術(shù)構(gòu)成包括信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換電路模塊、FPGA及其外圍電路模塊、D/A轉(zhuǎn)換電路模塊、電源轉(zhuǎn)換模塊以及與FPGA相連接的存儲(chǔ)器SDRAM電路和外部接口電路模塊六部分。如圖I所示，來(lái)自于激光多普勒測(cè)振計(jì)的兩路相位正交的模擬信號(hào)首先經(jīng)信號(hào)調(diào)理模塊放大，然后經(jīng)A/D轉(zhuǎn)換電路模塊作用轉(zhuǎn)換生成數(shù)字信號(hào)輸出到FPGA及其外圍電路模塊，并在其內(nèi)部依次經(jīng)過(guò)數(shù)字信號(hào)串并轉(zhuǎn)換和微分鑒頻等處理后，將處理結(jié)果對(duì)應(yīng)的數(shù)據(jù)傳輸?shù)紻/A轉(zhuǎn)換電路模塊，由其轉(zhuǎn)換生成為對(duì)應(yīng)的模擬信號(hào)，在顯示器上顯示最終的處理結(jié)果。在實(shí)時(shí)顯示處理結(jié)果的同時(shí)，也可將其存入與FPGA相連接的存儲(chǔ)器SDRAM，并通過(guò)RS232與上位機(jī)進(jìn)行數(shù)據(jù)通信。 如圖2所示，信號(hào)調(diào)理模塊包括兩路差分放大器，每路差分放大器按比例放大來(lái)自于激光多普勒測(cè)振計(jì)的兩路相位正交的模擬信號(hào)，輸出信號(hào)至A/D轉(zhuǎn)換電路模塊。其中，差分放大電路由高性能的全差分音頻運(yùn)算放大器芯片0PA1632構(gòu)成，用以提高信號(hào)的信噪t匕，減少共模噪聲對(duì)信號(hào)的不利影響。如圖3所示，A/D轉(zhuǎn)換電路模塊將來(lái)自于信號(hào)調(diào)理模塊的模擬信號(hào)轉(zhuǎn)換成FPGA處理單元能夠識(shí)別及處理的數(shù)字信號(hào)。該轉(zhuǎn)換電路是在四通道16位求和型模數(shù)轉(zhuǎn)換芯片ADS1174、穩(wěn)壓芯片REF1004以及集成運(yùn)放芯片0PA350的基礎(chǔ)上實(shí)現(xiàn)的，ADS1174的最高轉(zhuǎn)換速度可達(dá)52kSPS，芯片REF1004用以產(chǎn)生穩(wěn)定的+2. 5V參考電源，集成運(yùn)放芯片0PA350構(gòu)成的射極跟隨器用以增強(qiáng)信號(hào)的帶負(fù)載能力。經(jīng)過(guò)A/D轉(zhuǎn)換模塊作用后生成的兩通道數(shù)據(jù)為串行格式，為了滿足FPGA處理數(shù)據(jù)的格式要求，首先需本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種激光多普勒測(cè)振計(jì)信號(hào)實(shí)時(shí)采集處理裝置，其特征在于，包括依次相連的信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換電路模塊、FPGA及其外圍電路模塊、D/A轉(zhuǎn)換電路模塊和顯示器；所述信號(hào)調(diào)理模塊用于將激光多普勒測(cè)振計(jì)的兩路相位正交的模擬信號(hào)放大；所述A/D轉(zhuǎn)換電路模塊用于將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；所述FPGA及其外圍電路模塊用于對(duì)收到的數(shù)字信號(hào)進(jìn)行串并轉(zhuǎn)換和微分鑒頻處理；所述D/A轉(zhuǎn)換電路模塊用于對(duì)經(jīng)過(guò)處理的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)；所述顯示器根據(jù)收到的模擬信號(hào)顯示內(nèi)容。
【技術(shù)特征摘要】
1.一種激光多普勒測(cè)振計(jì)信號(hào)實(shí)時(shí)采集處理裝置，其特征在于，包括依次相連的信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換電路模塊、FPGA及其外圍電路模塊、D/A轉(zhuǎn)換電路模塊和顯示器；所述信號(hào)調(diào)理模塊用于將激光多普勒測(cè)振計(jì)的兩路相位正交的模擬信號(hào)放大；所述A/D轉(zhuǎn)換電路模塊用于 將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；所述FPGA及其外圍電路模塊用于對(duì)收到的數(shù)字信號(hào)進(jìn)行串并轉(zhuǎn)換和微分鑒頻處理；所述D/A轉(zhuǎn)換電路模塊用于對(duì)經(jīng)過(guò)處理的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)；所述顯示器根據(jù)收到的模擬信號(hào)顯示內(nèi)容。2.根據(jù)權(quán)利要求I所述的激光多普勒測(cè)振計(jì)信號(hào)實(shí)時(shí)采集處理裝置，其特征在于，所述FPGA及其外圍電路模塊還與外部接口電路相連，所述外部接口電路與上位機(jī)相連。3.根據(jù)權(quán)利要求I所述的激光多普勒測(cè)振計(jì)信號(hào)實(shí)時(shí)采集處理裝置，其特征在于，所述FPGA及其外圍電路模塊還與存儲(chǔ)器SDRAM電路相連。4.根據(jù)權(quán)利要求1-3中任一權(quán)利要求所述的激光多普勒測(cè)振計(jì)信號(hào)實(shí)時(shí)采集處理裝置，其特征在于，所述信號(hào)調(diào)理模塊包括兩路差分放大器，每路...
【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：尚建華，陳勇，錢(qián)劍敏，趙曙光，任立紅，
申請(qǐng)(專(zhuān)利權(quán))人：東華大學(xué)，
類(lèi)型：發(fā)明
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。