本發明專利技術涉及半導體器件的并聯電源連接的測試方法，一種具有內部電源總線、用于連接內部電源總線與外部電源的并聯電源連接以及測試模塊的半導體器件。測試模塊包括用于產生第一和第二差分傳感器信號的傳感器，所述信號是在所選擇的一個并聯連接中間隔開的位置處，由流動在并聯連接中的電流產生的電壓的函數。測試模塊還包括第一和第二平衡差分對比較器，其接收第一和第二參考信號并分別產生第一比較器信號和第二比較器信號，其中第一比較器信號是第一差分傳感器信號和第一參考信號的相對值的函數，第二比較器信號是第二差分傳感器信號和第二參考信號的相對值的函數。測試模塊還包括一輸出元件，其產生是第一和第二比較器信號的函數的輸出信號。
【技術實現步驟摘要】
本專利技術涉及一種半導體器件的并聯電源連接的測試方法，并涉及一種適于測試器件中的并聯電源連接的半導體器件。
技術介紹
通過向IC器件的連接到器件的內部焊盤的外部接觸表面(例如管腳或引線)施加電壓來向集成電路(IC)器件提供電源。典型地，單獨的一對電源接觸表面不足以向IC傳輸需要的電流，并且會在IC器件的內部電源網絡中引起諸如電遷移和電壓反彈效應的問題，該問題是由于例如在器件的低壓、高速同時開關外圍緩沖器中的高瞬態峰值電流而產生的。為了減少這些問題，IC器件常常包括用于正和負(或地)電源的多電源接觸表面的組。每一組包括多個電源接觸表面，這些表面通過單獨的并聯內部連接連接到IC器件的 內部電源總線或軌道，并且通過單獨的并聯外部連接，例如通過外部電源軌道連接到相同的外部電源。出于品質的考慮，在電壓源的制造操作和組裝完成之后，在“最終測試”中，對IC器件(包括其外部電源連接)的測試是必要的。已知的測試方法，例如基于測量內部電源總線上的電壓，在相同的內部電源總線和外部電壓源之間通過同一組的其它電源接觸表面存在并行連接的情況下，不足以有效的檢測出位于內部電源總線和外部電壓源之間的單獨一個電源接觸表面的故障連接。因此，能夠測試并檢測內部電源總線和外部電壓源之間的故障連接將是有利的。附圖說明通過舉例方式說明本專利技術，并且不局限于所附附圖所示的實施例，其中相同的參考標記表示類似的元件。對附圖中的元件進行簡明、清楚的描述，并且元件不必要按比例繪制。圖I是在半導體器件的內部電源總線和外部電壓源之間的一組連接的示意性電路圖；圖2是用于測試圖I所示的單個連接的已知的半導體器件模塊的示意圖；圖3是根據本專利技術一個實施例的、用于測試圖I所示的單個連接的半導體器件中的測試模塊的示意圖；圖4是圖3所示的測試模塊的模擬監控器的示意圖；圖5是圖4所示的模擬監控器的互連的差分傳感器和放大器元件的簡化電路圖；圖6是圖4所示的模擬監控器的共模反饋元件的簡化電路圖；圖7是圖4所示的模擬監控器的差分比較器和鎖存元件的簡化電路圖；圖8和9是圖3所示的測試模塊的操作中出現的信號的曲線圖。具體實施方式圖I和2示出了傳統的半導體器件100，其包括用于IC核和外圍設備的內部電源總線Vdd⑶RE 102和Vdd PERIPHERY 104，用于連接內部電源總線和外部電源的并聯電源連接106、108、110和112，以及測試模塊200。所示電源總線102和104用于Vdd電壓連接，還提供具有并聯電源連接的類似的總線(未示出)以連接內部Vss相反極性電源(或地)總線與外部電源，也可以提供類似于測試模塊200的適合于相反極性的測試模塊。并聯電源連接106、108、110和112的每個都包括焊墊，如表示為半導體芯片上的接觸表面的114，并且其通過如表示為電阻Rpad的116的連接器，在芯片的內部地連接到總線102或104。每個焊墊114通過諸如120的連接器，以例如表示為電阻Rbqnd和電感Lbqnd的鍵合引線的方式連接到諸如半導體器件100的封裝的118的外部引線或接觸表面。諸如封裝的118的外部引線或接觸表面例如通過焊接并聯連接到在印刷電路板(“PCB”)上的電源總線122。在圖I中，通過示例的方式，示出了作為電源總線122和外部引線或接觸表面118之間的故障的連接110，具有高的電阻或處于開路，例如可能由鍵合引線的翹起所產生的。由于電流在其它并聯連接中流動，這種故障連接將不會阻止連接110的鍵合焊墊114 的電壓維持在總線102或104的電壓VDD，但是該故障連接110將不能給電源貢獻所期望的電流份額。在制造操作和組裝電壓源完成之后，通過在檢查過程中依次向并聯連接106到112的每個選擇性地施加測試程序，使用測試模塊200檢測這種故障連接。在圖2中所示的現有測試模塊200中，該程序包括發生器202，其在測試過程中通過在內部電源總線102和206之間施加測試電壓以產生量級為IOOmA的激發電流IExaTATIQN。一旦閉合測試開關204，電流流過位于鍵合焊墊114和內部電源總線102(或104)之間的連接，然后進入相反極性總線206，通過PCB電源軌道122和所有并聯Vdd和Vss電源連接完成回路。如果被測試的電源連接不是開路，則該激發電流1^^1(^跨過電阻Rpad產生壓降。連接的電阻R-在10到IOOm歐姆的低的量級。如果在測試下的鍵合焊墊114和外部電源總線122之間的連接118,120建立得合理，那么通過該連接和電阻Rpad的電流流動將產生I到IOmV量級的電壓。可是，如果在測試下的連接118、120是故障的，那么很少或沒有電流流過電阻，且跨過其上的電壓很小或為零。測試模塊200包括由電流鏡像配置中的一對類似的晶體管208和210形成的輸入傳感器，其中電流鏡像配置具有一對晶體管的源分別連接到電阻Rpffi的兩邊，漏分別通過電阻器212和214連接到相反極性電源總線206，且一對柵連在一起同時連接到晶體管208的漏。在測試過程中跨越電阻器214的電壓與跨越電阻Rpad的壓降(若有的話)部分地成比例，這會干擾電流鏡像的平衡。包括自動歸零電路216以糾正晶體管208和210之間的失配。可編程閾值電路218限定一個比較等級。比較放大器220產生輸出電壓，其與固定電壓Vkmp和來自于輸入級的電阻器214的信號、來自于自動歸零電路216的信號、以及來自于閾值電路218的信號的和之間的差成比例。觸發器222存儲表示比較放大器220的正或負輸出的二進制值。提供內建自測試(‘BIST’)元件，其包括開關224、電阻器226和轉換開關228，其中轉換開關228BIST操作過程中將晶體管208的源極連接至在替換內部電源總線116的一邊的電阻116的一邊的鍵合焊墊上。伴隨一些適應性調整，類似的測試模塊(未示出)被提供以測試相反極性的電源連接。使用測試模塊200進行的測試對在測試過程中內部電源總線102、104和206上的共模噪聲敏感，并且也對產生DC偏移(offset)的測試模塊的部件間的失配敏感。圖3至7示出了根據本專利技術一個實施例的半導體器件301內的測試模塊300，以舉例的方式給出，以測試器件301的單個的連接。半導體器件301包括內部電源總線如102、104，用于連接內部電源總線與外部電源如122的并聯電源連接如106至112和測試模塊300。測試模塊300包括傳感器400，其產生第一和第二差分傳感器信號VP、VN，信號VP、VN是在并聯連接中的所選擇的一個中的間隔開的位置處由流動在其中的電流所產生的電壓VddPAD> Vdd a的函數。測試模塊300還包括第一和第二平衡差分對比較器元件410、412以接收第一和第二參考信號Vkefp, Vkefn,并且分別產生第一比較器信號V1和第二比較器信號V2,其中V1是第一差分傳感器信號Vp和第一參考信號Vkefn的相對值的函數，V2是第二差分傳感器信號Vn和第二參考信號Vkefp的相對值的函數。測試模塊300還包括輸出兀件414、416、418,以產生輸出信號Q，其中Q是第一和第二比較器信號的函數。根據本專利技術一實施例，以舉例方式給出一種半導體器件301中用于連接外部電源與內部電源總線的并聯電源連接的測試方法，包括引起電流本文檔來自技高網...
【技術保護點】
一種半導體器件的并聯電源連接的測試方法，其中所述并聯電源連接用于連接內部電源總線與外部電源，所述方法包括：使電流流過所述并聯連接；產生第一和第二差分傳感器信號，所述第一和第二差分傳感器信號是在所述并聯連接中的所選擇的一個中由流過其中的所述電流在間隔開的位置處所產生的電壓的函數；施加第一和第二參考信號作為第一和第二平衡差分對比較器元件的輸入，并分別產生第一比較器信號和第二比較器信號，所述第一比較器信號是所述第一差分傳感器信號和所述第一參考信號的相對值的函數，所述第二比較器信號是所述第二差分傳感器信號和所述第二參考信號的相對值的函數；以及產生輸出信號，所述輸出信號是所述第一和第二比較器信號的函數。
【技術特征摘要】
1.一種半導體器件的并聯電源連接的測試方法，其中所述并聯電源連接用于連接內部電源總線與外部電源，所述方法包括 使電流流過所述并聯連接； 產生第一和第二差分傳感器信號，所述第一和第二差分傳感器信號是在所述并聯連接中的所選擇的一個中由流過其中的所述電流在間隔開的位置處所產生的電壓的函數； 施加第一和第二參考信號作為第一和第二平衡差分對比較器元件的輸入，并分別產生第一比較器信號和第二比較器信號，所述第一比較器信號是所述第一差分傳感器信號和所述第一參考信號的相對值的函數，所述第二比較器信號是所述第二差分傳感器信號和所述第二參考信號的相對值的函數；以及 產生輸出信號，所述輸出信號是所述第一和第二比較器信號的函數。2.根據權利要求I所述的方法，其中鎖存所述第一和第二比較器信號，并且所述輸出信號為二進制值。3.根據權利要求I所述的方法，還包括在校準階段期間將感測的偏移反饋校正施加于所述第一和第二差分傳感器信號，以校正產生所述第一和第二差分傳感器信號的電路元件之間的不平衡。4.根據權利要求I所述的方法，還包括將共模反饋校正施加于所述第一和第二差分傳感器信號，所述共模反饋校正是所述第一和第二差分傳感器信號的細合值的變化量的函數。5.一種半導體器件，具有內部電源總線、連接所述內部電源總線與外部電源的并聯電源連接、以及測試模塊，其中所述測試模塊包括 傳感...
【專利技術屬性】
技術研發人員：李莉妮，劉豐，彭瑞杰，
申請(專利權)人：飛思卡爾半導體公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。