反相器電路和芯片制造技術

本發明專利技術實施例公開了反相器電路和芯片，該電路包括：阻變憶阻器方陣和電流敏感模塊；阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端相連接，以使同一列阻變憶阻器的正相輸入端作為信號輸入端口；阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端與一個電流敏感模塊的輸入端相連接，以使電流敏感模塊的輸出端作為信號輸出端口；電流敏感模塊的輸入端工作時連接到低電平，電流敏感模塊的輸入端接收到的電流大于閾值電流時，電流敏感模塊的輸出端輸出低電平，電流敏感模塊的輸入端接收到的電流小于閾值電流時，電流敏感模塊的輸出端輸出高電平。本發明專利技術實施例中，在節省反相器電路所占面積的同時，實現了反相器電路可編程的性能。

【技術實現步驟摘要】

本專利技術涉及電子
，尤其涉及反相器電路和芯片。
技術介紹
反相器電路通常基于金屬-氧化物-半導體(MOS, Metal-Oxide-Semiconductor)管存儲器件，隨著芯片集成度的要求越來越高，反相器電路的尺寸也在不斷減小，但是由于MOS管存儲器件本身大小的限制，因此現有技術中的反相器電路存在著最小尺寸的技術節點
技術實現思路
本專利技術實施例中提供了反相器電路和芯片，用以解決現有技術中存在的反相器電路存在最小尺寸的技術節點的問題。為解決上述問題，本專利技術實施例公開了如下技術方案一方面，提供了一種反相器電路，包括阻變憶阻器方陣和電流敏感模塊；所述阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端相連接，以使所述同一列阻變憶阻器的正相輸入端作為信號輸入端口；所述阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端與一個所述電流敏感模塊的輸入端相連接，以使所述電流敏感模塊的輸出端作為信號輸出端口 ；所述電流敏感模塊的輸入端工作時連接到低電平，所述電流敏感模塊的輸入端接收到的電流大于閾值電流時，所述電流敏感模塊的輸出端輸出低電平，所述電流敏感模塊的輸入端接收到的電流小于閾值電流時，所述電流敏感模塊的輸出端輸出高電平。優選地，所述阻變憶阻器的阻態包括高阻值阻態和低阻值阻態。優選地，所述阻變憶阻器方陣中同一行的阻變憶阻器中有一個處于低阻值阻態的阻變憶阻器；以及，所述阻變憶阻器方陣中同一列的阻變憶阻器中有一個處于低阻值阻態的阻變憶阻器。優選地，所述阻變憶阻器方陣中左上角到右下角的對角線上的阻變憶阻器的阻態為低阻值阻態。優選地，所述阻變憶阻器包括單極型阻變憶阻器或雙極型阻變憶阻器；以及，所述阻變憶阻器包括阻變存儲器(RRAM，Resistive Random Access Memory)或相變存儲器(PRAM,Phase-Change Random Access Memory)或鐵電存儲器(FRAM,ferroelectric RandomAccess Memory)或磁存儲器(MRAM, Magnetic Random Access Memory) 一方面，提供了一種芯片，包括頂電極金屬條、底電極金屬條和反相器電路；所述反相器電路包括阻變憶阻器方陣和電流敏感模塊；所述阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端通過所述頂電極金屬條相連接，以使所述同一列阻變憶阻器的正相輸入端作為信號輸入端口 ；所述阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端通過所述底電極金屬條與一個所述電流敏感模塊的輸入端相連接，以使所述電流敏感模塊的輸出端作為信號輸出端口 ；所述電流敏感模塊的輸入端工作時連接到低電平，所述電流敏感模塊的輸入端接收到的電流大于閾值電流時，所述電流敏感模塊的輸出端輸出低電平，所述電流敏感模塊的輸入端接收到的電流小于閾值電流時，所述電流敏感模塊的輸出端輸出高電平。優選地，所述阻變憶阻器的阻態包括高阻值阻態和低阻值阻態。優選地，所述阻變憶阻器方陣中同一行的阻變憶阻器中有一個處于低阻值阻態的阻變憶阻器；以及，所述阻變憶阻器方陣中同一列的阻變憶阻器中有一個處于低阻值阻態的阻變憶阻器。優選地，所述阻變憶阻器方陣中左上角到右下角的對角線上的阻變憶阻器的阻態為低阻值阻態。優選地，所述阻變憶阻器包括單極型阻變憶阻器或雙極型阻變憶阻器；以及，所述阻變憶阻器包括阻變存儲器RRAM或相變存儲器PRAM或鐵電存儲器FRAM或磁存儲器 MRAM0本專利技術實施例所提供的反相器電路，在其電路構成中未完全采用傳統的MOS管存儲器件，而是部分采用了阻變憶阻器這種具有兩端結構的新型存儲器件，由于阻變憶阻器具有可縮小性好、存儲密度高、功耗低、讀寫速度快、反復操作耐受力強、數據保持時間長等特點，因此在有效節省反相器電路所占面積的同時，實現了反相器電路可編程的性能。附圖說明為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖I是本專利技術一個實施例中的反相器電路的原理圖；圖2是本專利技術一個實施例中的電流敏感模塊的電路原理圖；圖3a是單極型阻變憶阻器的電導率隨電壓增大的曲線圖；圖3b是單極型阻變憶阻器的電導率隨電壓減小的曲線圖；圖4是雙極型阻變憶阻器的電導率隨電壓變化的曲線圖；圖5是本專利技術另一個實施例中反相器電路的阻態設置示意圖。具體實施例方式下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整的描述，顯然，所描述的實施例僅僅是本專利技術一部分實施例，而不是全部的實施例。基于本專利技術中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術保護的范圍。如圖I所示，為本專利技術一個實施例中的反相器電路的原理圖。該反相器電路可以包括，阻變憶阻器方陣10和電流敏感模塊11。阻變憶阻器方陣10中同一列阻變憶阻器101的正相輸入端相連接，以使同一列阻變憶阻器101的正相輸入端作為信號輸入端口，該信號輸入端口用于接收低電平或高電平信號，具體可以用于接收N位數字輸入信號(Din)中的一位，N為正整數，阻變憶阻器方陣10中同一行阻變憶阻器101的反相輸入端與一個電流敏感模塊11的輸入端相連接，以使電流敏感模塊11的輸出端作為信號輸出端口，該信號輸出端口用于輸出低電平或高電平信號，具體可以用于輸出N位數字輸出信號(Dout)中的一位。其中，阻變憶阻器101為兩端器件，參照圖1，阻變憶阻器101的上端為正相輸入端，阻變憶阻器101的下端為反相輸入端。本專利技術實施例中，電流敏感模塊11的輸入端工作時連接到低電平，電流敏感模塊11的輸入端接收到的電流大于閾值電流時，電流敏感模塊11的輸出端輸出低電平，相應地，信號輸出端口輸出低電平，即數字信號“O”；電流敏感模塊11的輸入端接收到的電流小于閾值電流時，電流敏感模塊11的輸出端輸出高電平，相應地，信號輸出端口輸出高電平，即數字信號“I”。其中，電流敏感模塊11可由多種方式實現,本專利技術不做具體限定,例如,可以通過放大器將電流信號放大并轉換為電壓信號輸出，也可以使用鏡像電流源電路將電流鏡像后外接負載電阻，再對負載電阻上的電壓信號進行處理輸出，下面針對通過鏡像電流源電路·來實現電流敏感模塊11的方式進行具體說明。參照圖2，為本專利技術一個實施例中電流敏感模塊11的電路原理圖，該電流敏感模塊11由鏡像電流源電路111、負載電阻112和比較器113組成，其中，鏡像電流源電路111的輸入端Iin作為電流敏感模塊11的輸入端，鏡像電流源電路111的輸出端通過負載電阻112連接到比較器113的反相輸入端，比較器113的正相輸入端接參考電平Vref，比較器113的輸出端Vout作為電流敏感模塊11的輸出端。鏡像電流源電路111接地，使得鏡像電流源電路111的輸入端在工作時連接到低電平，即電流敏感模塊11的輸入端工作時連接到低電平，所以與電流敏感模塊11的輸入端相連接的各阻變憶阻器101的反相輸入端為低電平。當反相器電路工作時，若電流敏感模塊11的輸入端接收到的電流大于閾值電流時，該電流通過鏡像電流源電路111，鏡像到輸出支路，該本文檔來自技高網...

【技術保護點】
一種反相器電路，其特征在于，包括：阻變憶阻器方陣和電流敏感模塊；所述阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端相連接，以使所述同一列阻變憶阻器的正相輸入端作為信號輸入端口；所述阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端與一個所述電流敏感模塊的輸入端相連接，以使所述電流敏感模塊的輸出端作為信號輸出端口；所述電流敏感模塊的輸入端工作時連接到低電平，所述電流敏感模塊的輸入端接收到的電流大于閾值電流時，所述電流敏感模塊的輸出端輸出低電平，所述電流敏感模塊的輸入端接收到的電流小于閾值電流時，所述電流敏感模塊的輸出端輸出高電平。

【技術特征摘要】

【專利技術屬性】
技術研發人員：黃如，張耀凱，蔡一茂，陳誠，
申請(專利權)人：北京大學，
類型：發明
國別省市：