通過在處理器的恢復(fù)單元接收修改駐留在該恢復(fù)單元內(nèi)的控制寄存器的指令，管理處理器內(nèi)的指令。該恢復(fù)單元從通用寄存器接收與該指令關(guān)聯(lián)的第一數(shù)據(jù)集。由該恢復(fù)單元從該控制寄存器取出與該指令關(guān)聯(lián)的第二數(shù)據(jù)集。該恢復(fù)單元對該第一數(shù)據(jù)集和該第二數(shù)據(jù)集執(zhí)行至少一個二進(jìn)制邏輯操作。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)一般涉及微處理器，更具體地涉及管理復(fù)雜指令的無序執(zhí)行。
技術(shù)介紹
諸如微處理器系統(tǒng)的當(dāng)代電子計(jì)算系統(tǒng)典型地包括被配置為接收并處理指令的處理器和數(shù)據(jù)路徑。一般地，指令是“簡單的”或“復(fù)雜的”。典型的簡單指令包含單個操作，諸如，例如從存儲器加載或存儲。公共精簡指令集計(jì)算機(jī)(RISC)只采用簡單指令。復(fù)雜指令典型地包含多于一個單個操作(諸如，加/存儲)。公共復(fù)雜指令集計(jì)算機(jī)(CISC)采用復(fù)雜指令，并且有時也采用簡單指令。這些當(dāng)代處理器內(nèi)核利用各種技術(shù)提升性能。一個這樣的技術(shù)是并行指令執(zhí)行。例如，可以在不同的執(zhí)行單元中并行執(zhí)行尤其是定點(diǎn)(fixed-point)單元指令和二進(jìn)制浮·點(diǎn)單元指令等。這可以是超標(biāo)量(superscalar),或者甚至對于“簡單”類型指令是無序的。然而，一般需要在毫碼(millicode)中執(zhí)行由諸如CISC體系架構(gòu)的體系架構(gòu)使用的復(fù)雜指令。在毫碼中執(zhí)行的此需求使得這些復(fù)雜指令的并行和無序執(zhí)行困難(如果并非不可能)。
技術(shù)實(shí)現(xiàn)思路
在一個實(shí)施例中，公開了用于管理處理器內(nèi)的指令的方法。該方法包括在處理器的恢復(fù)單元接收修改駐留在該恢復(fù)單元內(nèi)的控制寄存器的指令。該恢復(fù)單元從通用寄存器接收與該指令關(guān)聯(lián)的第一數(shù)據(jù)集。由該恢復(fù)單元從該控制寄存器取出與該指令關(guān)聯(lián)的第二數(shù)據(jù)集。該恢復(fù)單元對所述第一數(shù)據(jù)集和所述第二數(shù)據(jù)集執(zhí)行至少一個二進(jìn)制邏輯操作。在另一實(shí)施例中，公開了包括用于管理處理器內(nèi)的指令的恢復(fù)單元的信息處理系統(tǒng)。信息處理系統(tǒng)包括存儲器、以及通信地耦接至該存儲器的處理器。該處理器包括被配置為執(zhí)行方法的恢復(fù)單元。該方法包括接收修改駐留在該恢復(fù)單元內(nèi)的控制寄存器的指令。該恢復(fù)單元從通用寄存器接收與該指令關(guān)聯(lián)的第一數(shù)據(jù)集。該恢復(fù)單元從該控制寄存器取出與該指令關(guān)聯(lián)的第二數(shù)據(jù)集。該恢復(fù)單元對所述第一數(shù)據(jù)集和所述第二數(shù)據(jù)集執(zhí)行至少一個二進(jìn)制邏輯操作。在又一實(shí)施例中，公開了用于管理處理器內(nèi)的指令的計(jì)算機(jī)程序產(chǎn)品。該計(jì)算機(jī)程序產(chǎn)品包括存儲介質(zhì)，其是處理電路可讀的、且存儲用于由該處理電路執(zhí)行以執(zhí)行方法的指令。該方法包括在該處理器的恢復(fù)單元接收修改駐留在該恢復(fù)單元內(nèi)的控制寄存器的指令。該恢復(fù)單元從通用寄存器接收與該指令關(guān)聯(lián)的第一數(shù)據(jù)集。該恢復(fù)單元從該控制寄存器取出與該指令關(guān)聯(lián)的第二數(shù)據(jù)集。該恢復(fù)單元對所述第一數(shù)據(jù)集和所述第二數(shù)據(jù)集執(zhí)行至少一個二進(jìn)制邏輯操作。附圖說明附圖用于進(jìn)一步圖示各個實(shí)施例并說明全部依據(jù)本專利技術(shù)的各個原理和優(yōu)點(diǎn)，其中，貫穿各個視圖，同樣的參考標(biāo)記指示相同或者功能上類似的元件，并且，附圖與下面的詳細(xì)描述一起并入到說明書中并且形成說明書的一部分，其中圖I圖示了根據(jù)本專利技術(shù)的一個實(shí)施例的操作環(huán)境的一個示例；圖2圖示了根據(jù)本專利技術(shù)的一個實(shí)施例的處理內(nèi)核的詳細(xì)視圖；圖3圖示了根據(jù)本專利技術(shù)的一個實(shí)施例的用于無序地執(zhí)行毫碼控制操作的執(zhí)行流水線(pipeline)的一個示例。圖4圖示了根據(jù)本專利技術(shù)的一個實(shí)施例的用于修改毫碼控制寄存器的數(shù)據(jù)路徑的一個示例；圖5A-5B圖示了根據(jù)本專利技術(shù)的一個實(shí)施例的用于管理在處理器的恢復(fù)單元內(nèi)執(zhí)行的無序指令之間的依賴性的機(jī)制的一個示例；圖6是圖示根據(jù)本專利技術(shù)的一個實(shí)施例的用于管理無序復(fù)雜指令的過程的一個示 例的操作流程圖；圖7是圖示根據(jù)本專利技術(shù)的一個實(shí)施例的管理在處理器的恢復(fù)單元內(nèi)執(zhí)行的指令的依賴性的一個示例的操作流程圖；以及圖8是圖示根據(jù)本專利技術(shù)的一個實(shí)施例的檢測在處理器的恢復(fù)單元的執(zhí)行流水線內(nèi)的清除(flush)條件的一個示例的操作流程圖。具體實(shí)施例方式如所需的，這里公開了本專利技術(shù)的詳細(xì)實(shí)施例；然而，應(yīng)理解，所公開的實(shí)施例僅僅是可以以各種形式體現(xiàn)的本專利技術(shù)的示例。因此，這里公開的具體結(jié)構(gòu)和功能細(xì)節(jié)不被解釋為限制，而是僅僅作為權(quán)利要求的基礎(chǔ)、以及作為用于教示本領(lǐng)域技術(shù)人員以幾乎任何適當(dāng)?shù)脑敿?xì)結(jié)構(gòu)和功能來不同地采用本專利技術(shù)的代表性基礎(chǔ)。此外，這里使用的術(shù)語和措詞不意圖限制；而是提供本專利技術(shù)的可理解的描述。這里使用的術(shù)語“一”或“一個”被定義為一個或多于一個。這里使用的術(shù)語“多個”被定義為兩個或多于兩個。這里使用的術(shù)語“另一個”被定義為至少第二或更多。這里使用的術(shù)語“包括”和/或“具有”被定義為包括(即，開放式語言)。這里使用的術(shù)語“耦接”被定義為連接(盡管并非必須直接地且并非必須機(jī)械地)。復(fù)數(shù)形式和單數(shù)形式術(shù)語相同，除非另外明確地說明。操作環(huán)境圖I示出了適用于本專利技術(shù)的各個實(shí)施例的操作環(huán)境的一個示例。特別地，圖I示出實(shí)施本專利技術(shù)的一個實(shí)施例的并行分布的處理系統(tǒng)。在此實(shí)施例中，并行分布的處理系統(tǒng)100在SMP計(jì)算環(huán)境中操作。在SMP計(jì)算環(huán)境中，并行的應(yīng)用可以具有在相同的處理節(jié)點(diǎn)上的各個處理器上執(zhí)行的幾個任務(wù)(過程)。并行分布的處理系統(tǒng)100在多個處理節(jié)點(diǎn)102和104上執(zhí)行，所述多個處理節(jié)點(diǎn)102和104經(jīng)由多個網(wǎng)絡(luò)適配器106和108而彼此耦接。每個處理節(jié)點(diǎn)102和104是獨(dú)立的計(jì)算機(jī)，具有其自己的操作系統(tǒng)映像110和112、信道控制器114和116、存儲器118和120、以及系統(tǒng)存儲器總線126和128上的處理器122和124。系統(tǒng)輸入/輸出總線130、132將I/O適配器134和136與網(wǎng)絡(luò)適配器106和108耦接。雖然為了簡便在每個處理節(jié)點(diǎn)102和104中僅示出一個處理器122和124，但是每個處理節(jié)點(diǎn)102和104可以具有多于一個處理器。通信適配器經(jīng)由網(wǎng)絡(luò)交換機(jī)138而鏈接在一起。而且，一個或多個節(jié)點(diǎn)102、104包括大容量存儲接口 140。大容量存儲接口 140用于將大容量存儲設(shè)備142連接至節(jié)點(diǎn)102。一個特定類型的數(shù)據(jù)存儲設(shè)備是計(jì)算機(jī)可讀介質(zhì)，諸如緊致盤(“⑶”)驅(qū)動器，其可以用于將數(shù)據(jù)存儲到⑶144或DVD、以及從⑶144或DVD讀取數(shù)據(jù)。另一類型的數(shù)據(jù)存儲設(shè)備是被配置為支持例如JFS型文件系統(tǒng)操作的硬盤。在一些實(shí)施例中，各個處理節(jié)點(diǎn)102和104可以是處理集群的一部分。應(yīng)注意，本專利技術(shù)不限于SMP環(huán)境。其它體系架構(gòu)也是適用的，并且，本專利技術(shù)的其它實(shí)施例也可以在單個系統(tǒng)內(nèi)操作。應(yīng)注意，以上計(jì)算環(huán)境可以基于由紐約阿芒克的國際商業(yè)機(jī)器公司(IBM )提供的 z/Architecture.1', z/Arehitecturf 在 z/Aivhiieclurc'1 Principles ofOperation, IBM'出版號SA22-7832-05，第六版，(2007年4月)中更完全地描述，通過引用將其全文合并在此。基于z/Arc.hitectures^計(jì)算環(huán)境包括例如eServer和zSeries⑩，其二者均由IBM 提供。然而，其它體系架構(gòu)也是適用的。處理器內(nèi)核 根據(jù)一個實(shí)施例，圖2圖示了用于無序(OoO)毫碼操作的處理器122、124內(nèi)的處理器內(nèi)核200的一個示例。應(yīng)注意，圖2中示出的配置僅僅是適用于當(dāng)前要求權(quán)利的專利技術(shù)的一個示例。特別地，圖2示出了處理內(nèi)核200。在一個實(shí)施例中，處理器內(nèi)核200包括總線接口單元202，其將處理器內(nèi)核200耦接至其它處理器和外設(shè)。總線接口單元202還將讀取和存儲數(shù)據(jù)值的LlD高速緩存(Dcache) 204、讀取程序指令的LlI高速緩存(Icache)206、以及高速緩存接口單元208連接至外部存儲器、處理器和其它設(shè)備。LlI高速緩存206與指令本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種用于管理處理器內(nèi)的指令的方法，該方法包括：在處理器的恢復(fù)單元，接收修改駐留在該恢復(fù)單元內(nèi)的控制寄存器的指令；由該恢復(fù)單元從通用寄存器取出與該指令關(guān)聯(lián)的第一數(shù)據(jù)集；由該恢復(fù)單元從該控制寄存器取出與該指令關(guān)聯(lián)的第二數(shù)據(jù)集；以及由該恢復(fù)單元對該第一數(shù)據(jù)集和該第二數(shù)據(jù)集執(zhí)行至少一個二進(jìn)制邏輯操作。
【技術(shù)特征摘要】
...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：M克雷默，G格維格，F萊納特，P普羅布斯特，
申請(專利權(quán))人：國際商業(yè)機(jī)器公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。