本發(fā)明專利技術(shù)提供一種電子裝置。該電子裝置包括設(shè)置在電路基底上的第一半導(dǎo)體封裝。第二半導(dǎo)體封裝設(shè)置在電路基底上，并與第一半導(dǎo)體封裝隔開。絕緣的電磁屏蔽結(jié)構(gòu)設(shè)置在第一半導(dǎo)體封裝的頂表面和側(cè)表面上。導(dǎo)電的電磁屏蔽結(jié)構(gòu)設(shè)置在電路基底上，以覆蓋第一半導(dǎo)體封裝、第二半導(dǎo)體封裝及絕緣的電磁屏蔽結(jié)構(gòu)。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)的總體構(gòu)思的實(shí)施例涉及ー種半導(dǎo)體裝置、一種半導(dǎo)體封裝、一種電子裝置及一種電子系統(tǒng)。
技術(shù)介紹
在電子系統(tǒng)和裝置中，對于不受電磁波影響的電子元件的需求已經(jīng)增加。例如，由諸如手持式電話或移動(dòng)電話的便攜式裝置產(chǎn)生的電磁波會(huì)對人體造成有害影響和/或產(chǎn)生電磁干擾(EMI)，EMI導(dǎo)致內(nèi)部半導(dǎo)體芯片出故障和/或削弱天線的接收靈敏度。用于減小EMI的傳統(tǒng)技術(shù)包括利用通常由單層屏蔽層構(gòu)成的單個(gè)屏蔽件覆蓋多 個(gè)電氣元件。然而，傳統(tǒng)屏蔽技術(shù)不足以抑制在多個(gè)裝置之間存在的近場EMI。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例提供一種半導(dǎo)體裝置及能夠阻擋電磁波的半導(dǎo)體封裝。本專利技術(shù)的總體構(gòu)思的其他特點(diǎn)和效用將在下面的描述中進(jìn)行部分闡述，部分將從描述而顯而易見，或者可通過實(shí)施本專利技術(shù)的總體構(gòu)思而了解。本專利技術(shù)的總體構(gòu)思的其他實(shí)施例提供ー種能夠阻擋電磁波的電子元件。本專利技術(shù)的總體構(gòu)思的進(jìn)ー步的其他示例性實(shí)施例提供一種電子裝置及能夠阻擋電磁波的電子系統(tǒng)。本專利技術(shù)的總體構(gòu)思的特點(diǎn)不應(yīng)該受上面的描述限制，本領(lǐng)域的普通技術(shù)人員將從在此描述的示例性實(shí)施例清楚地理解其他未提及的特點(diǎn)。根據(jù)本專利技術(shù)的總體構(gòu)思的ー個(gè)特點(diǎn)，一種電子裝置包括電路基底及設(shè)置在電路基底上的第一半導(dǎo)體封裝。第二半導(dǎo)體封裝設(shè)置在電路基底上，并與第一半導(dǎo)體封裝隔開。絕緣的電磁屏蔽結(jié)構(gòu)設(shè)置在第一半導(dǎo)體封裝的頂表面和側(cè)表面上。導(dǎo)電的電磁屏蔽結(jié)構(gòu)設(shè)置在電路基底上，以覆蓋第一半導(dǎo)體封裝、第二半導(dǎo)體封裝及絕緣的電磁屏蔽結(jié)構(gòu)。絕緣的電磁屏蔽結(jié)構(gòu)可包括具有第一傳輸軸的第一極化器及具有與第一極化器的第一傳輸軸正交的第二傳輸軸的第二極化器。根據(jù)本專利技術(shù)的總體構(gòu)思的另ー個(gè)特點(diǎn)，一種半導(dǎo)體封裝包括封裝基底及設(shè)置在封裝基底上的第一半導(dǎo)體芯片。第一電磁屏蔽結(jié)構(gòu)設(shè)置在第一半導(dǎo)體芯片上。第一電磁屏蔽結(jié)構(gòu)包括具有第一傳輸軸的第一極化器及具有不同于第一傳輸軸的第二傳輸軸的第二極化器。第一電磁屏蔽結(jié)構(gòu)可設(shè)置在第一半導(dǎo)體芯片的頂表面上。第一電磁屏蔽結(jié)構(gòu)可設(shè)置在第一半導(dǎo)體芯片的頂表面和側(cè)表面上。第一電磁屏蔽結(jié)構(gòu)可具有絕緣特性。半導(dǎo)體封裝還可包括介于封裝基底和第一半導(dǎo)體芯片之間的下方填充構(gòu)件。下方填充構(gòu)件可覆蓋第一半導(dǎo)體芯片的側(cè)壁，第一電磁屏蔽結(jié)構(gòu)可包括覆蓋第一半導(dǎo)體芯片的頂表面的部分及覆蓋下方填充構(gòu)件的側(cè)表面的部分。第一電磁屏蔽結(jié)構(gòu)還可包括覆蓋封裝基底的頂表面的部分。半導(dǎo)體封裝還可包括設(shè)置在第一電磁屏蔽結(jié)構(gòu)上的模塑層。半導(dǎo)體封裝還可包括覆蓋封裝基底和第一半導(dǎo)體芯片的模塑層。第一電磁屏蔽結(jié)構(gòu)可包括覆蓋設(shè)置在第一半導(dǎo)體芯片上的模塑層的頂表面的部分及覆蓋模塑層的側(cè)表面的部分。 第一電磁屏蔽結(jié)構(gòu)還可包括覆蓋封裝基底的側(cè)表面的部分。第一電磁屏蔽結(jié)構(gòu)可從覆蓋第一半導(dǎo)體芯片的頂表面的部分延伸，以覆蓋靠近第一半導(dǎo)體芯片設(shè)置的封裝基底。此外，半導(dǎo)體封裝還可包括介于第一半導(dǎo)體芯片的側(cè)表面和第一電磁屏蔽結(jié)構(gòu)的側(cè)表面之間的空的空間。半導(dǎo)體封裝還可包括設(shè)置在封裝基底上的第二半導(dǎo)體芯片。第二半導(dǎo)體芯片可設(shè)置在封裝基底和第一半導(dǎo)體芯片之間。在另ー種情況下，第ニ半導(dǎo)體芯片可與第一半導(dǎo)體芯片水平地隔開。第一電磁屏蔽結(jié)構(gòu)可延伸，以覆蓋第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。半導(dǎo)體封裝還可包括設(shè)置在第二半導(dǎo)體芯片上的第二電磁屏蔽結(jié)構(gòu)。第二電磁屏蔽結(jié)構(gòu)可包括具有第三傳輸軸的第三極化器及具有與第三極化器的第三傳輸軸正交的第四傳輸軸的第四極化器。第三傳輸軸和第四傳輸軸可在平面上彼此正交。半導(dǎo)體封裝還可包括設(shè)置在封裝基底的任一表面上的第二電磁屏蔽結(jié)構(gòu)。根據(jù)本專利技術(shù)的總體構(gòu)思的另ー個(gè)特點(diǎn)，一種半導(dǎo)體裝置包括具有彼此相對地設(shè)置的第一表面和第二表面的半導(dǎo)體基底。互連結(jié)構(gòu)設(shè)置在半導(dǎo)體基底的第一表面上。絕緣層設(shè)置在互連結(jié)構(gòu)上。開ロ形成為穿過絕緣層，以使互連結(jié)構(gòu)的一部分暴露。導(dǎo)電圖案設(shè)置在互連結(jié)構(gòu)的被開ロ暴露的部分上。電磁屏蔽結(jié)構(gòu)設(shè)置在絕緣層上。電磁屏蔽結(jié)構(gòu)包括順序地堆疊的第一極化器和第二極化器。第一極化器可具有第一極化表面，第二極化器可具有不同于第一極化表面的第二極化表面。根據(jù)本專利技術(shù)的總體構(gòu)思的另ー個(gè)特點(diǎn)，一種電子裝置包括第一半導(dǎo)體芯片;第ニ半導(dǎo)體芯片；絕緣的電磁屏蔽結(jié)構(gòu)，介于第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間。絕緣的電磁屏蔽結(jié)構(gòu)包括具有第一傳輸軸的第一極化器及具有不同于第一傳輸軸的第二傳輸軸的第二極化器。所述電子裝置還可包括封裝基底，第一半導(dǎo)體芯片和第二半導(dǎo)體芯片可設(shè)置在封裝基底上。第一半導(dǎo)體芯片和第二半導(dǎo)體芯片可豎直地堆疊在封裝基底上。第一半導(dǎo)體芯片和第二半導(dǎo)體芯片可在封裝基底上沿著水平方向彼此隔開。根據(jù)本專利技術(shù)的總體構(gòu)思的另ー個(gè)特點(diǎn)，一種電子裝置包括具有內(nèi)部空間的殼體。第一絕緣電磁屏蔽結(jié)構(gòu)設(shè)置在殼體的內(nèi)表面上。處理裝置設(shè)置在殼體的內(nèi)部空間中。第二絕緣電磁屏蔽結(jié)構(gòu)設(shè)置在處理裝置內(nèi)。第一絕緣電磁屏蔽結(jié)構(gòu)和第二絕緣電磁屏蔽結(jié)構(gòu)中的任意ー個(gè)包括順序地堆疊的第一極化器和第二極化器。第一極化器具有第一傳輸軸，第ニ極化器具有在平面上與第一極化器的第一傳輸軸正交的第二傳輸軸。電子裝置還可包括與殼體結(jié)合的輸入/輸入(I/o)裝置，I/O裝置包括暴露到殼體的外部的顯示表面。附圖說明通過下面結(jié)合附圖對示例性實(shí)施例進(jìn)行的描述，本專利技術(shù)的總體構(gòu)思的這些和/或其他特點(diǎn)和效用將會(huì)變得明顯且更加易于理解，在附圖中圖I至圖11是示出根據(jù)本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置的截面圖；圖12A至圖12H是示出根據(jù)本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例的電磁屏蔽結(jié)構(gòu)的圖；圖13至圖19B是示出根據(jù)本專利技術(shù)的總體構(gòu)思的一些示例性實(shí)施例的制造半導(dǎo)體裝置的方法的圖；圖20至圖65是示出根據(jù)本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例的半導(dǎo)體封裝的圖； 圖66至圖72是示出根據(jù)本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例的電子裝置的截面圖；圖73是示出根據(jù)本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例的電子系統(tǒng)的圖；圖74是示出根據(jù)本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例的電子裝置的圖。具體實(shí)施例方式現(xiàn)在，將詳細(xì)說明本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例，其示例在附圖中示出，在附圖中，相同的標(biāo)號始終指示相同的元件。下面同時(shí)參照附圖描述示例性實(shí)施例，以解釋本專利技術(shù)的總體構(gòu)思。在此參照作為本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例的示意性圖解的截面解描述本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例。同樣地，例如，可以預(yù)料到會(huì)出現(xiàn)由于制造技術(shù)和/或公差導(dǎo)致圖解的形狀發(fā)生變化。因此，本專利技術(shù)的總體構(gòu)思的示例性實(shí)施例不應(yīng)該被解釋為限于在此示出的區(qū)域的具體形狀，而是包括由于(例如)制造導(dǎo)致的形狀的偏差。例如，被示出為矩形的蝕刻區(qū)域通常將具有圓滑的或彎曲的特征。因此，在附圖中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀不意在示出裝置的區(qū)域的精確形狀且不意在限制本專利技術(shù)構(gòu)思的范圍。圖I是根據(jù)本專利技術(shù)的總體構(gòu)思的至少ー個(gè)示例性實(shí)施例的半導(dǎo)體裝置的圖。參照圖1，可提供半導(dǎo)體基底I。半導(dǎo)體基底I可以是包括半導(dǎo)體集成電路(IC)的硅基底。半導(dǎo)體基底I可具有彼此相對地設(shè)置的第一表面FS和第二表面BS。夾層絕緣層3可設(shè)置在半導(dǎo)體基底I的其上形成有IC的第一表面FS上。導(dǎo)電焊盤6可設(shè)置在夾層絕緣層3上，絕緣層9可設(shè)置在具有焊盤6的半導(dǎo)體基底I上。絕緣層可以是鈍化層。絕緣層9可具有使焊盤6暴露的開ロ。下絕緣層12可設(shè)置在絕緣層9上。金屬互連件18可重新本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種電子裝置，包括：電路基底；第一半導(dǎo)體封裝，設(shè)置在電路基底上；第二半導(dǎo)體封裝，設(shè)置在電路基底上，并與第一半導(dǎo)體封裝隔開；絕緣的電磁屏蔽結(jié)構(gòu)，設(shè)置在第一半導(dǎo)體封裝的頂表面和側(cè)表面上；導(dǎo)電的電磁屏蔽結(jié)構(gòu)，設(shè)置在電路基底上，并被構(gòu)造成覆蓋第一半導(dǎo)體封裝、第二半導(dǎo)體封裝及絕緣的電磁屏蔽結(jié)構(gòu)。
【技術(shù)特征摘要】
...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：金容勛，崔仁虎，金京范，
申請(專利權(quán))人：三星電子株式會(huì)社，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會(huì)獲得科技券。