一種晶體管及其制作方法和包括該晶體管的半導體芯片技術

提供了一種晶體管及其制作方法和包括該晶體管的半導體芯片。制作晶體管的方法可以包括下面的步驟：在半導體襯底上確定有源區，在所述有源區上形成柵疊層、主側墻和源漏區，所述主側墻環繞所述柵疊層，所述源漏區嵌于所述有源區中且自對準于所述主側墻的兩側；環繞所述主側墻形成半導體側墻，并沿所述柵堆疊的寬度方向將所述半導體側墻的端部斷開以使得所述源漏區隔離；在所述源漏區和半導體側墻表面覆蓋一層金屬或合金，并進行退火，以使得所述源漏區表面形成金屬硅化物，同時使得所述半導體側墻形成硅化物側墻。這樣減小了鎳原子或者離子經由源漏延伸區進入溝道區導致晶體管失效的風險。

【技術實現步驟摘要】

本專利技術通常涉及半導體技術，更具體地涉及ー種新型的晶體管及其制作方法和包括該晶體管的半導體芯片。
技術介紹
如圖I所示，在諸如MOS晶體管的制作過程中，在形成柵堆疊以及源漏區102之后，需要在源漏區102上形成金屬硅化物接觸，以便在晶體管源漏區和生產線后道エ藝的鎢金屬接觸孔之間提供低阻連接。形成金屬硅化物接觸的具體步驟是，形成源漏區之后，在整個半導體結構表面(包括柵堆疊、側墻111、源漏區102以及淺溝槽隔離STI 110)上淀積ー層金屬，例如鎳或者鎳的合金層，之后進行退火，使得在晶體管源漏區102的表面內形成一定厚度的鎳的硅化物層103，例如NiSi。該鎳的硅化物層103能夠降低源漏接觸電阻。但是在エ藝過程中同時產生了下面的問題即，隨著晶體管不斷等比例微縮，柵極與作為源漏 接觸孔的鎢金屬接觸孔之間距離越來越小，造成源漏延伸區108之間的溝道區與作為接觸區域的鎳的硅化物層103之間距離成比例微縮，這樣增大了鎳的硅化物層103中的鎳、甚至于沉積在側墻111上的鎳或鎳的合金層107中過多的鎳經由源漏延伸區108進入溝道區的幾率，而形成漏電通道并妨礙成品率。在圖I中示出了在正對側墻111下方的源漏延伸區108中形成的鎳管(nickelpipeS)109，例如從鎳的硅化物層103穿過源漏延伸區108到達溝道區的粗斜線所示。鎳管109可以認為是鎳經過的漏電通道。為此，在本領域中存在對于晶體管技術進行改進的迫切需要。
技術實現思路
有鑒于此，本專利技術提供一種晶體管及其制作方法和包括該晶體管 的半導體芯片，其能夠解決或者至少緩解現有技術中存在的至少一部分缺陷。根據本專利技術的第一個方面，提供了ー種制作晶體管的方法，可以包括下列步驟 在半導體襯底上確定有源區，在所述有源區上形成柵疊層、主側墻和源漏區，所述主側墻環繞所述柵疊層，所述源漏區嵌于所述有源區中且自對準于所述主側墻的兩側； 環繞所述主側墻形成半導體側墻，并沿所述柵堆疊的寬度方向將所述半導體側墻的端部斷開以使得所述源漏區隔離； 在所述源漏區和半導體側墻表面覆蓋ー層金屬或合金，并進行退火，以使得所述源漏區表面形成金屬硅化物，同時使得所述半導體側墻形成硅化物側墻。在本專利技術的一個實施例中，其中所述環繞所述主側墻形成半導體側墻，并沿所述柵堆疊的寬度方向將所述半導體側墻的端部斷開以使得所述源漏區隔離的步驟可以包括下面的步驟 在所述源漏區和主側墻的表面上形成阻擋層； 在所述阻擋層的表面上形成半導體層；對所述半導體層進行刻蝕以形成環繞所述主側墻的半導體側墻； 將沿柵極寬度方向上所述半導體側墻的端部刻蝕去除，以避免源漏區導通； 將暴露的阻擋層去除。在本專利技術的另ー個實施例中，所述對所述半導體層進行刻蝕以形成環繞所述主側墻的半導體側墻的步驟中，優選的，所述半導體側墻的高度低于所述主側墻的高度。在本專利技術的又一個實施例中，其中所述有源區通過隔離結構進行隔離，并且沿所述柵堆疊的寬度方向上，所述柵堆疊的端部位于所述隔離結構之上；則所述將沿柵極寬度方向上所述半導體側墻的端部刻蝕去除的步驟可以包括將位于所述隔離結構之上的半導體側墻刻蝕去除。 在本專利技術的再一個實施例中，所述在所述源漏區和半導體側墻表面覆蓋ー層金屬或合金，并進行退火的步驟之后，所述方法可以進一歩包括下面的步驟 去除未反應的金屬或合金。在本專利技術的一個實施例中，所述在所述源漏區和半導體側墻表面覆蓋ー層金屬或合金，并進行退火的步驟可以包括下面的步驟 在所述半導體襯底、源漏區、主側墻以及半導體側墻表面沉積ー層金屬或合金，并進行退火。在本專利技術的另ー個實施例中，其中所述金屬或合金可以是Ni、Co、Ti或NiPt。在本專利技術的又一個實施例中，其中所述阻擋層包括SiGe或非晶硅。在本專利技術的再一個實施例中，其中所述半導體側墻的材料包括非晶硅或SiGe。在本專利技術的又一個實施例中，其中所述阻擋層和半導體側墻的材料不同。根據本專利技術的第二個方面，提供了一種晶體管，包括 位于半導體襯底上的有源區，位于所述有源區上的柵疊層、主側墻和源漏區，其中所述主側墻環繞所述柵疊層，所述源漏區嵌于所述有源區中且自對準于所述主側墻的兩側，其中所述晶體管還包括 硅化物側墻，所述硅化物側墻位于所述主側墻的兩側，并且沿所述柵堆疊的寬度方向上所述硅化物側墻的端部之間填充有介質材料，以使得所述源漏區隔離。在本專利技術的一個實施例中，其中所述源漏區的表面上還包括金屬硅化物層。在本專利技術的另ー個實施例中，其中所述硅化物側墻和所述主側墻之間包括阻擋層，所述阻擋層的材料可以包括SiGe或非晶硅。在本專利技術的又一個實施例中，其中所述硅化物側墻由非晶硅或SiGe與金屬或合金退火反應后形成。在本專利技術的再一個實施例中，其中所述硅化物側墻的高度低于所述主側墻。在本專利技術的一個實施例中，其中所述硅化物側墻中包括Ni元素。在本專利技術的另ー個實施例中，其中，所述有源區通過隔離結構進行隔離，所述柵堆疊的端部位于所述隔離結構之上；則在所述隔離結構之上，所述硅化物側墻的端部之間為介質材料。根據本專利技術的第三個方面，提供了一種半導體芯片，包括如上所述的晶體管。借助于本專利技術的新穎設計，使得在晶體管成比例縮小的情況下，在柵極主側墻的外圍進一歩形成硅化物側墻。一方面將Ni或其他金屬大量反應生成硅化物側墻，另一方面増大了金屬經由硅化物側墻和源漏延伸區進入溝道區的物理距離，減小了金屬例如鎳離子或者原子進入溝道區的可能性。這樣即保證了晶體管源漏區和生產線后道エ藝的金屬接觸孔之間的低阻連接，又能減小因為金屬例如鎳離子或者原子進入溝道區造成的源漏區之間的漏電。附圖說明通過對結合附圖示出的實施例進行詳細說明，本專利技術的上述以及其他特征將更加明顯，其中 圖I示意性地示出了按照現有技術制作的晶體管的結構剖示圖。圖2示意性地示出了根據本專利技術一個實施例的制作晶體管方法的流程圖。圖3至14示意性地示出了根據本專利技術一個實施例制作晶體管時各中間結構的結構剖示圖。具體實施例方式首先需要指出的是，在本專利技術中提到的關于位置、方向和形狀的術語，諸如“上”、“下”、“左”、“右”等，是從附圖的紙面正面觀察時所指的方向。因此本專利技術中的“上”、“下”、“左”、“右”等關于位置、方向和形狀的術語僅僅表示附圖所示情況下的相對位置、方向和形狀關系，這只是出于說明的目的而給出的，并非意在限制本專利技術的范圍。下面，將結合附圖對本專利技術提供的方案進行詳細地說明。圖3至圖14是以硅襯底作為實例示出，但本專利技術并不局限于示出的硅襯底的情形。襯底可以包括任何適合的半導體襯底材料，具體可以是但不限于硅、鍺、鍺化硅SiGe、S0I (絕緣體上硅)、碳化硅、神化鎵或者任何III / V族化合物半導體等。根據現有技術公知的設計要求(例如P型襯底或者η型襯底)，襯底可以包括各種摻雜配置。此外，襯底可以可選地包括外延層，可以被應力改變以增強性能。如圖2和圖3所示，首先進行步驟S201，S卩，在半導體襯底301上確定有源區，在所述有源區上形成柵疊層、主側墻311和源漏區302，所述主側墻311環繞所述柵疊層，所述源漏區302嵌于所述有源區中且自對準于所述主側墻的兩側。優選的，有源區可以通過隔離結構進行分隔。對于本專利技術來說，隔離結構優選采用淺溝槽隔離(Shallow TrenchIsola本文檔來自技高網...

【技術保護點】
一種制作晶體管的方法，包括下列步驟：在半導體襯底上確定有源區，在所述有源區上形成柵疊層、主側墻和源漏區，所述主側墻環繞所述柵疊層，所述源漏區嵌于所述有源區中且自對準于所述主側墻的兩側；環繞所述主側墻形成半導體側墻，并沿所述柵堆疊的寬度方向將所述半導體側墻的端部斷開以使得所述源漏區隔離；在所述源漏區和半導體側墻表面覆蓋一層金屬或合金，并進行退火，以使得所述源漏區表面形成金屬硅化物，同時使得所述半導體側墻形成硅化物側墻。

【技術特征摘要】

【專利技術屬性】
技術研發人員：尹海洲，羅軍，朱慧瓏，駱志炯，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：