集成測試系統上電復位裝置制造方法及圖紙

集成測試系統上電復位裝置，涉及一種集成測試系統上電復位裝置。為了解決目前集成測試系統的上電復位可靠性總是存在不穩定的情況的問題。它包括：CPU控制芯片，用于從Flash存儲器中啟動bootloader初始化CPU的各個寄存器；還用于讀取DDR2模塊的集成測試系統的各個外設模塊的固定地址，并判斷所述地址的值是否為預設定值，若否，向所述地址寫入預設值，并將復位信號通過PXIe接口模塊發送給集成測試系統的各個外設模塊，若是，繼續啟動集成測試系統；PXIe接口模塊，用于連接CPU控制芯片與集成測試系統的各個外設模塊互相通訊；DDR2模塊，用于存儲可靠性復位判斷標志。用于鋰集成測試系統可靠性復位。

【技術實現步驟摘要】

本專利技術涉及ー種集成測試系統上電復位裝置。
技術介紹
隨著集成測試系統設備在軍用和民用市場的日益普及，各個廠商及研究院所開發的滿足不同需求的集成測試系統(如VXI，PXI, PXIE)的系統模塊及外設模塊也大量投入使用。各個廠商及研究院所的模塊都是基于相關規范而生產，故它們之間可以兼容使用，但是由于每個模塊的器件性能以及上電時序的影響，并不能保證所有外設模塊都能上電有效復位，導致系統控制器不能有效的檢測到外設模塊及對其進行相應的初始化。隨著對集成測 試系統的深入研究，發現目前集成測試系統的上電復位可靠性總是存在不穩定的情況。
技術實現思路
本專利技術的目的是為了解決目前集成測試系統的上電復位可靠性總是存在不穩定的情況的問題，本專利技術提供ー種集成測試系統上電復位裝置。本專利技術的集成測試系統上電復位裝置，它包括CPU控制芯片、PXIe接ロ模塊、DDR2模塊和電源模塊；CPU控制芯片，用于從Flash存儲器中啟動bootloader初始化CPU的各個寄存器；還用于讀取DDR2模塊的集成測試系統的各個外設模塊的固定地址，并判斷所述地址的值是否為預設定值，若否，向所述地址寫入預設值，并將復位信號通過PXIe接ロ模塊發送給集成測試系統的各個外設模塊，若是，繼續啟動集成測試系統；PXIe接ロ模塊，用于連接CPU控制芯片與集成測試系統的各個外設模塊互相通訊；DDR2模塊，用于存儲可靠性復位判斷標志；電源模塊，用于為CPU控制芯片、PXIe接ロ模塊和DDR2模塊提供工作電源。本專利技術的有益效果為本專利技術可以讓集成測試系統的控制器能夠在上電的時候可靠的復位各個外設模塊，使其能正常工作。本專利技術可廣泛應用于各種集成測試系統的系統控制器，無需對原有的硬件進行改動，只需要在上電過程中用軟件做一定的處理即可滿足需求。附圖說明圖I為本專利技術所述的集成測試系統上電復位裝置的整體結構示意圖。具體實施例方式具體實施方式一結合圖I說明本實施方式，本實施方式所述的集成測試系統上電復位裝置，它包括CPU控制芯片、PXIe接ロ模塊、DDR2模塊和電源模塊；CPU控制芯片，用于從Flash存儲器中啟動bootloader初始化CPU的各個寄存器；還用于讀取DDR2模塊的集成測試系統的各個外設模塊的固定地址，并判斷所述地址的值是否為預設定值，若否，向所述地址寫入預設值，并將復位信號通過PXIe接ロ模塊發送給集成測試系統的各個外設模塊，若是，繼續啟動集成測試系統；PXIe接ロ模塊，用于連接CPU控制芯片與集成測試系統的各個外設模塊互相通訊；DDR2模塊，用于存儲可靠性復位判斷標志；電源模塊，用于為CPU控制芯片、PXIe接ロ模塊和DDR2模塊提供工作電源。PXIe (PCI ( (Peripheral Component Interconnection,周邊兀件擴展接 ロ)extensions for Instrumentation Express,儀器利用其所使用的快速PCI總線)接ロ模塊； DDR2 (Double Data Rate 2，雙倍速率同步動態隨機存儲器2)；Bootloader為集成測試系統內核運行之前運行的一段小程序,啟動Bootloader,是為了初始化硬件，然后引導集成測試系統內核，直到集成測試系統啟動。CPU控制芯片，負責管理系統控制器上的各個外設以及與集成測試系統的各個外設模塊通信。在系統上電時候，負責完成上電可靠性復位機制。本實施方式中的DDR2模塊采用CPU自帶的DDR2控制器外加ー個DDR2連接器，主要為CPU提供系統運行的環境。在系統上電的時候，CPU從Flash中啟動bootloader，初始化CPU的各個寄存器使相關的片上控制器可以正常工作，當bootloader完成了對DDR2模塊的初始化后，CPU讀取DDR2模塊的內存條某幾個固定的地址，如果讀出的值不為預先設定值，那么CPU向以上地址寫入預設值并復位系統重啟，復位信號通過PXIE連接器傳送到集成測試系統的各個外設模塊，這樣就完成了再復位，利用DDR2模塊的掉電數據丟失的機制，只要系統不掉電，就有且僅有一次復位。此時集成測試系統的各個外設模塊已經完成了上電過程，此刻復位就已經非常可靠。具體實施方式ニ 本實施方式是對具體實施方式一所述的集成測試系統上電復位裝置的進ー步說明，CPU控制芯片為飛思卡爾公司的型號為MPC8536芯片。具體實施方式三本實施方式是對具體實施方式一所述的集成測試系統上電復位裝置的進ー步說明，PXIe接ロ模塊包括PCIe交換芯片和PXIe連接器；PCIe交換芯片與CPU和PXIe連接器相連，完成CPU的PCI Express總線到PXIe連接器的路由功能。具體實施方式四本實施方式是對具體實施方式三所述的集成測試系統上電復位裝置的進ー步說明，PCIe交換芯片為PLX公司的PEX8624芯片。PCIe交換芯片采用PLX公司的PEX8624芯片來實現PCI Express接ロ路由電路。本專利技術提供一種能讓系統控制器在集成測試系統上電的時候對外設模塊進行可靠性復位的方法，讓各個廠商及研究院所的各個模塊之間能更好的兼容。權利要求1.集成測試系統上電復位裝置，其特征在干，它包括CPU控制芯片、PXIe接ロ模塊、DDR2模塊和電源模塊； CPU控制芯片，用于從Flash存儲器中啟動bootloader初始化CPU的各個寄存器；還用于讀取DDR2模塊的集成測試系統的各個外設模塊的固定地址，并判斷所述地址的值是否為預設定值，若否，向所述地址寫入預設值，并將復位信號通過PXIe接ロ模塊發送給集成測試系統的各個外設模塊，若是，繼續啟動集成測試系統； PXIe接ロ模塊，用于連接CPU控制芯片與集成測試系統的各個外設模塊互相通訊； DDR2模塊，用于存儲可靠性復位判斷標志信息； 電源模塊，用于為CPU控制芯片、PXIe接ロ模塊和DDR2模塊提供工作電源。2.根據權利要求I所述的集成測試系統上電復位裝置，其特征在干，CPU控制芯片為飛思卡爾公司的型號為MPC8536芯片。3.根據權利要求I所述的集成測試系統上電復位裝置，其特征在干，PXIe接ロ模塊包括PCIe交換芯片和PXIe連接器；PCIe交換芯片與CPU和PXIe連接器相連，完成CPU的PCIExpress總線到PXIe連接器的路由功能。4.根據權利要求3所述的集成測試系統上電復位裝置，其特征在干，PCIe交換芯片為PLX公司的PEX8624芯片。全文摘要集成測試系統上電復位裝置，涉及一種集成測試系統上電復位裝置。為了解決目前集成測試系統的上電復位可靠性總是存在不穩定的情況的問題。它包括CPU控制芯片，用于從Flash存儲器中啟動bootloader初始化CPU的各個寄存器；還用于讀取DDR2模塊的集成測試系統的各個外設模塊的固定地址，并判斷所述地址的值是否為預設定值，若否，向所述地址寫入預設值，并將復位信號通過PXIe接口模塊發送給集成測試系統的各個外設模塊，若是，繼續啟動集成測試系統；PXIe接口模塊，用于連接CPU控制芯片與集成測試系統的各個外設模塊互相通訊；DDR2模塊，用于存儲可靠性復位判斷標志。用于鋰集成測試系統可靠性復位。文檔編號G06F1/24GK102866755SQ20121030756公開日本文檔來自技高網...

【技術保護點】
集成測試系統上電復位裝置，其特征在于，它包括CPU控制芯片、PXIe接口模塊、DDR2模塊和電源模塊；CPU控制芯片，用于從Flash存儲器中啟動bootloader初始化CPU的各個寄存器；還用于讀取DDR2模塊的集成測試系統的各個外設模塊的固定地址，并判斷所述地址的值是否為預設定值，若否，向所述地址寫入預設值，并將復位信號通過PXIe接口模塊發送給集成測試系統的各個外設模塊，若是，繼續啟動集成測試系統；PXIe接口模塊，用于連接CPU控制芯片與集成測試系統的各個外設模塊互相通訊；DDR2模塊，用于存儲可靠性復位判斷標志信息；電源模塊，用于為CPU控制芯片、PXIe接口模塊和DDR2模塊提供工作電源。

【技術特征摘要】

【專利技術屬性】
技術研發人員：劉冰，孟升衛，李紅杰，付平，
申請(專利權)人：哈爾濱工業大學，
類型：發明
國別省市：