用于傳輸晶體管柵極電壓的多電平控制電路及系統(tǒng)技術(shù)方案

本實(shí)用新型專利技術(shù)提供一種用于傳輸晶體管柵極電壓的多電平控制電路及系統(tǒng)，選擇性地提供從源到匯點(diǎn)的信號(hào)。該電路包括：具有導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)的場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管具有柵極、源極和漏極；第一比較器，被配置成比較場(chǎng)效應(yīng)晶體管的源極處的源電壓與第一參考電壓并基于源電壓和第一參考電壓之間的差值提供第一輸出；以及，開(kāi)關(guān)放大器，被配置成向場(chǎng)效應(yīng)晶體管的柵極施加同第一比較器的第一輸出成函數(shù)關(guān)系的柵極電壓。（*該技術(shù)在2021年保護(hù)過(guò)期，可自由使用*）

【技術(shù)實(shí)現(xiàn)步驟摘要】

本技術(shù)大體涉及晶體管，且更特別地涉及對(duì)傳輸晶體管柵極電壓的多電平(multi-level)控制。
技術(shù)介紹
場(chǎng)效應(yīng)晶體管(FET)能夠用作高效通道開(kāi)關(guān)器件(pass through switchingdevice)，能夠選擇性地將源自信號(hào)源的信號(hào)連接到該信號(hào)的匯點(diǎn)(sink)。典型地，選擇具有低ON電阻(Ron)和高OFF電阻(Roff)的通道FETs (pass through FETs)。低Ron使得信號(hào)幾乎沒(méi)有損失或不受FET所引起的影響地通過(guò)FET。 對(duì)于FET，Ron是柵源電壓Vgs的函數(shù)。隨著Vgs增加，同樣增加的FET溝道尺寸減小了 FET的Ron。因此，Ron與Vgs呈相反關(guān)系。當(dāng)然，為了作為通道FET的高效操作，Vgs能夠僅增加到柵氧化層擊穿電壓或者其他FET的最大推薦操作電壓。這樣設(shè)置了 Vgs可設(shè)置多高的上限。由于典型地需要低Ron，用作通道開(kāi)關(guān)器件的FET應(yīng)該具有設(shè)置為微低于其柵氧化層擊穿電壓的Vgs。Vgs,作為柵源電壓，同時(shí)依賴于柵極電壓和源電壓,特別地,柵極電壓與源電壓之間的差值。在作為通道開(kāi)關(guān)器件的FET中，柵極電壓被控制而源電壓未被控制。控制柵極電壓從而設(shè)置FET為0N(例如導(dǎo)通狀態(tài))或OFF(例如非導(dǎo)通狀態(tài))。然而，源電壓基于源自信號(hào)源的電壓，因而是未控制的。例如，當(dāng)FET為ON時(shí)，源電壓實(shí)質(zhì)上等于傳入FET源極的信號(hào)電壓(此處為“輸入信號(hào)”)。因此，當(dāng)FET為ON時(shí)由于柵極電壓被設(shè)置為常數(shù)值，Vgs會(huì)相應(yīng)于輸入信號(hào)的變化而改變。這種Vgs的變化引起了用于FET的Ron相應(yīng)變化。為了減小Vgs的變化，設(shè)計(jì)電路使得FET的柵極電壓跟隨輸入信號(hào)的電壓變化。這些電路使用非開(kāi)關(guān)放大器(例如A類、B類、AB類放大器)以產(chǎn)生用于FET的可調(diào)整柵極電壓。典型地配置這些非開(kāi)關(guān)放大器從而使得柵極電壓連續(xù)地跟隨輸入電壓(例如以模擬方式)。因此，這些電路典型地產(chǎn)生輸入信號(hào)的全部電壓擺幅(voltage swing)，包括“常數(shù)”交流(AC)輸入信號(hào)中的電壓擺幅(例如AC信號(hào)具有常數(shù)共模)。就是說(shuō)，在這些電路中“常數(shù)” AC輸入信號(hào)會(huì)導(dǎo)致柵極電壓變化從而使得隨著AC輸入信號(hào)從高到低擺動(dòng)Vgs實(shí)質(zhì)上仍為常數(shù)。
技術(shù)實(shí)現(xiàn)思路
此外，本技術(shù)已經(jīng)意識(shí)到開(kāi)關(guān)放大器(例如D類放大器、電荷泵)能夠用于產(chǎn)生用于用作通道開(kāi)關(guān)器件的FET的動(dòng)態(tài)控制柵極電壓。開(kāi)關(guān)放大器較之非開(kāi)關(guān)放大器可產(chǎn)生更高效的柵極電壓。在示例中，為了維持用于FET的Ron處于期望范圍內(nèi)，開(kāi)關(guān)放大器可以控制柵極電壓。為維持Ron處于期望范圍內(nèi)，可以在兩個(gè)或多個(gè)離散電平之間調(diào)整FET的柵極電壓。例如，當(dāng)FET為ON時(shí)，可以基于FET的輸入信號(hào)的共模電壓，在兩個(gè)或多個(gè)離散電平之間動(dòng)態(tài)調(diào)整柵極電壓。當(dāng)共模電壓增加時(shí)(例如高于閾值)，F(xiàn)ET的柵極電壓可以設(shè)置為較高的離散電平。相反，當(dāng)共模電壓減小時(shí)，F(xiàn)ET的柵極電壓可以設(shè)置為較低的離散電平。本技術(shù)提供了一種晶體管控制電路，用于提供從源到匯點(diǎn)的信號(hào)，該電路包括具有導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)的場(chǎng)效應(yīng)晶體管，所述場(chǎng)效應(yīng)晶體管具有柵極、源極和漏極；第一比較器，被配置成比較所述場(chǎng)效應(yīng)晶體管的源極處的源電壓與第一參考電壓以及基于所述源電壓和所述第一參考電壓之間的差值提供第一輸出；以及開(kāi)關(guān)放大器，被配置成向所述場(chǎng)效應(yīng)晶體管的柵極施加同所述第一比較器的第一輸出成函數(shù)關(guān)系的柵極電壓。本技術(shù)還提供了一種晶體管控制系統(tǒng)，用于提供從源到匯點(diǎn)的信號(hào)，包括第一場(chǎng)效應(yīng)晶體管，具有柵極、源極和漏極，所述第一場(chǎng)效應(yīng)晶體管被配置成提供從源到匯點(diǎn)的第一信號(hào)；第二場(chǎng)效應(yīng)晶體管，具有柵極、源極和漏極，所述第二場(chǎng)效應(yīng)晶體管被配置成提供從源到匯點(diǎn)的第二信號(hào)；第一比較器，被配置成基于所述第一場(chǎng)效應(yīng)晶體管的源極處的源電壓和第一參考電壓之間的差值提供第一輸出；第二比較器，被配置成基于所述第二場(chǎng)效應(yīng)晶體管的源極處的源電壓和第一參考電壓之間的差值提供第二輸出；邏輯元件，被配置成接收第一輸出和第二輸出并提供第三輸出；以及開(kāi)關(guān)放大器，被配置成向第一場(chǎng)效應(yīng)晶體管的柵極以及第二場(chǎng)效應(yīng)晶體管的柵極施加同第三輸出成函數(shù)關(guān)系的第一柵極電壓。這個(gè)概述的目的是提供本專利申請(qǐng)主題的一個(gè)概述。其目的不是對(duì)本技術(shù)全部或詳盡的解釋。包括詳細(xì)描述以提供關(guān)于本專利申請(qǐng)進(jìn)一步的信息。附圖說(shuō)明在附圖中，其不必按比例示出，不同圖中的相似附圖標(biāo)記可描述相似的部件。具有不同字母后綴的相似附圖標(biāo)記可表示相似部件的不同實(shí)施例。附圖以舉例的方式大體展示本文件討論的變化實(shí)施例，但是并非用于限制本申請(qǐng)。圖1大體示出了用于多電平控制傳輸晶體管柵極電壓的示例系統(tǒng)；圖2大體示出了用于多電平控制傳輸晶體管柵極電壓的其他示例系統(tǒng)；圖3大體不出了用于圖I和2中任一系統(tǒng)的開(kāi)關(guān)放大器不例；圖4大體示出了通道FET的ON電阻相對(duì)于輸入信號(hào)的共模電壓的曲線示例圖。具體實(shí)施方式圖I示出了用于將信號(hào)從信號(hào)源102選擇地連接到匯點(diǎn)104的系統(tǒng)100的示例。開(kāi)關(guān)器件106用于控制信號(hào)是否從該信號(hào)源102連接到匯點(diǎn)104。該開(kāi)關(guān)器件可包括配置為通道開(kāi)關(guān)器件的FET 108。在一個(gè)實(shí)施例中，該FET 108可包括連接到該信號(hào)源102并接收來(lái)自信號(hào)源102的輸入信號(hào)的源極。該FET 108的漏極可與匯點(diǎn)104連接。在該FET108柵極處的電壓可用于控制該FET 108是為ON從而使得來(lái)自該信號(hào)源102的輸入信號(hào)連接到匯點(diǎn)104還是為OFF從而使得輸入信號(hào)沒(méi)有連接到匯點(diǎn)104。在一個(gè)實(shí)施例中，該FET108是增強(qiáng)模式器件。因此，當(dāng)OV (例如接地)施加到柵極時(shí)，該FET 108為OFF，且施加正電壓從而設(shè)置該FET 108為ON。為了設(shè)置該FET 108為0N，該柵極電壓應(yīng)該足夠大從而提供一個(gè)使該FET 108處于導(dǎo)通狀態(tài)的Vgs電壓。該FET 108的柵極電壓可由開(kāi)關(guān)放大器110產(chǎn)生。因?yàn)樵谶@個(gè)實(shí)施例中，該柵極電壓設(shè)置為接地從而設(shè)置該FET 108為0FF，該開(kāi)關(guān)放大器110不必產(chǎn)生設(shè)置FET 108為OFF的電壓。然而，該開(kāi)關(guān)放大器110能夠配置為產(chǎn)生設(shè)置該FET 108為ON的正柵極電壓。在一個(gè)實(shí)施例中，該開(kāi)關(guān)放大器110能夠配置為產(chǎn)生設(shè)置FET 108為ON的兩個(gè)以上離散柵極電壓電平。這些離散柵極電壓電平可用于調(diào)整基于該FET 108輸入信號(hào)電壓電平的柵極電壓。在一個(gè)實(shí)施例中，該離散柵極電壓電平可用于在輸入信號(hào)的電壓電平變化時(shí)，將FET108的Vgs維持在期望范圍內(nèi)。基于FET 108的Ron或ON電容(Con)的期望范圍，Vgs可以維持在期望范圍內(nèi)。在一個(gè)實(shí)施例中，Vgs可以維持在一個(gè)期望范圍內(nèi)從而維持Ron處于FET 108的最小電阻范圍內(nèi)。 在一個(gè)實(shí)施例中，可以基于FET 108的Vgs的期望范圍確定優(yōu)化的Vgs。例如，如果用于輸入信號(hào)的典型電壓范圍是已知的，可以確定一個(gè)所需的Vgs使得用于輸入信號(hào)的典型電壓范圍得到實(shí)現(xiàn)期望Ron范圍(例如低Ron)的Vgs范圍。在一個(gè)實(shí)施例中，輸入信號(hào)是一個(gè)具有I伏電壓擺幅(例如從-0. 5伏到0. 5伏擺動(dòng))的AC信號(hào)。選擇一個(gè)所需的Vgs從而使得I伏擺幅的輸入信號(hào)保持在一個(gè)低Ron范圍內(nèi)。例如，如果FET 108的柵氧化層擊穿電壓是5. 5伏，為實(shí)現(xiàn)I伏擺本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種晶體管控制電路，用于提供從源到匯點(diǎn)的信號(hào)，其特征在于，該電路包括：具有導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)的場(chǎng)效應(yīng)晶體管，所述場(chǎng)效應(yīng)晶體管具有柵極、源極和漏極；第一比較器，被配置成比較所述場(chǎng)效應(yīng)晶體管的源極處的源電壓與第一參考電壓以及基于所述源電壓和所述第一參考電壓之間的差值提供第一輸出；以及開(kāi)關(guān)放大器，被配置成向所述場(chǎng)效應(yīng)晶體管的柵極施加同所述第一比較器的第一輸出成函數(shù)關(guān)系的柵極電壓。

【技術(shù)特征摘要】
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：科奈斯·P·斯諾登，
申請(qǐng)(專利權(quán))人：快捷半導(dǎo)體蘇州有限公司，快捷半導(dǎo)體公司，
類型：實(shí)用新型
國(guó)別省市：