適于HEVC標準的變換編碼器制造技術

本發(fā)明專利技術公開了一種適于HEVC標準的變換編碼器，主要解決現有技術中的變換塊大小不一致、乘法器使用過多的問題。其包括一維DCT/DST模塊(1)、轉置緩沖模塊(2)和頂層控制單元(3)；一維DCT/DST模塊(1)采用統(tǒng)一的HEVC變換編碼架構，結合蝶形結構和矩陣乘法陣列，實現資源選擇共享；轉置緩沖模塊(2)利用寄存器間的路徑延遲和存儲器不同的存儲和讀取順序，以高效簡便地完成數據的轉置操作；頂層控制單元產生一維DCT/DST模塊和轉置緩沖模塊的復位和使能信號，控制一維DCT/DST模塊對輸入數據進行一維行變換，并控制轉置緩沖模塊將變換結果進行轉置后輸出至一維DCT/DST模塊完成一維列變換。本發(fā)明專利技術具有結構簡單規(guī)整，復用度高，易于集成電路實現的優(yōu)點，可實現高吞吐的變換編碼。

【技術實現步驟摘要】

【技術保護點】
一種適于HEVC標準的變換編碼器，包括一維DCTDST模塊（1）、轉置緩沖模塊（2）和頂層控制單元（3），一維DCT/DST模塊（1）用于完成HEVC標準中的各種一維變換，轉置緩沖模塊（2）用于完成數據的轉置操作，即將按行輸入的行變換結果按列輸出，頂層控制模塊（3）用于產生一維DCT/DST模塊（1）和轉置緩沖模塊（2）的復位和使能信號，控制一維DCT/DST模塊（1）對輸入的原始數據進行一維行變換，并產生控制信號控制轉置緩沖模塊（2）接收一維DCT/DST模塊（1）的行變換結果，在所有行數據處理完成之后，控制轉置緩沖模塊（2）將轉置后的結果輸回一維DCT/DST模塊（1）進行一維列變換，其特征在于：所述一維DCT/DST模塊（1），包括：蝶形運算單元（4），用于完成數據間的加減操作，將輸入數據首尾兩兩相加、相減的結果送入多路選擇器（6）；類蝶形運算單元（5），用于完成4點DST變換輸入數據間的相加、相減和延遲的操作，并將結果送入矩陣乘法器陣列（7）；多路選擇器（6），根據變換類型和當前狀態(tài)，對蝶形運算單元（4）輸入的運算結果進行選擇，輸出至矩陣乘法器陣列（7）；矩陣乘法器陣列（7），包含兩組輸入：一組輸入4個數據，另一組輸入16個數據，用于完成將輸入的4個數據分別與另一組輸入的4組4個系數的相乘操作，將得到16個乘積送入相加移位器（8）；相加移位器（8），用于將矩陣乘法器陣列（7）輸入的運算結果進行相加、移位；所述的轉置緩沖模塊（2），完成對一維DCT/DST模塊（1）行變換結果的轉置操作，它包含寄存器陣列轉置子模塊（9）和RAM存取轉置子模塊（10），該寄存器陣列轉置子模塊（9），采用寄存器陣列結構，利用每個寄存器的不同路徑延遲、不同的輸入輸出方向和寄存器區(qū)域完成非32點數據轉置操作；該RAM存取轉置子模塊（10）采用8組RAM地址存取結構，通過控制各個RAM的輸入輸出地址，完成32點數據的轉置操作。...

【技術特征摘要】

【專利技術屬性】
技術研發(fā)人員：李甫，樊春曉，石光明，張犁，周蕾蕾，林杰，楊海舟，董偉生，王曉甜，
申請(專利權)人：西安電子科技大學，
類型：發(fā)明
國別省市：