用于消除顯示器關機殘影的電路制造技術

本發明專利技術涉及顯示技術領域，公開了一種用于消除顯示器關機殘影的電路。本發明專利技術通過設計一種能夠分時產生使得TFT開啟的電壓的電路，實現了在顯示屏關機時既保證人眼識別不出明顯畫面不連續的差異，從而消除關機殘影，又能夠避免在關機瞬間所有TFT同時開啟使得瞬間電流過大而導致的VGH線路燒毀問題。

【技術實現步驟摘要】

本專利技術涉及顯示
，特別是涉及ー種用于消除顯示器關機殘影的電路。
技術介紹
為了解決關機殘影問題，現如今TFT-LCD都采用了在關機瞬間將TFT全部開啟的功能，即XON(可以看作是關機時使所有行的TFT全部開啟的控制信號)功能。在XON功能動作吋，掃描線驅動IC會輸出ー個電壓VGH (TFT的開啟電壓)將所有TFT都打開，VGH越高，TFT上所產生的瞬時電流越大。而在通過ACF膠(各向異性導電膠)將掃描線驅動IC壓接在TFT-IXD面板上的エ藝中，掃 描線驅動IC與TFT-IXD面板的信號線導通之后，ACF膠中有的金球粒子(起到導電作用)接觸良好，有的卻接觸較差。在金球粒子較少的情況下，接觸良好的金球粒子上經過的電流較大。在關機吋，由于TFT上的瞬時電流大，接觸良好的金球粒子上電流也較大，當電流超過金球粒子的承受能力時，部分金球粒子會被熔斷，這樣，其他金球粒子將承受這些瞬時電流。在經過多次反復的開、關機之后，最后所有的金球粒子都會被熔斷，最終將導致TFT不能開啟，從而造成畫面顯示異常。在這種情況下，在將掃描線驅動IC壓接在TFT-IXD面板上的エ藝中，會要求金球粒子的數量足夠多，且對各金球粒子的均一性要求也非常高，否則極容易出現金球粒子被熔斷從而導致畫面異常的現象。尤其對于高分辨率、大尺寸顯示器更容易出現這個問題。
技術實現思路
(一)要解決的技術問題本專利技術要解決的技術問題是如何在保證消除顯示器關機殘影的同時，避免關機瞬間電流過大而導致的面板線路燒毀問題。(ニ)技術方案為了解決上述技術問題，本專利技術提供一種用于消除顯示器關機殘影的電路，包括多級分時電路，每級分時電路包括比較器、MOS管、第一電阻、第二電阻、第三電阻以及電容，其中，第一電阻的第一端作為該級分時電路的第一輸入端，第二端作為該級分時電路的輸出端；第二電阻的第一端與第三電阻的第二端連接，第二電阻的第二端作為該級分時電路第二輸入端，第三電阻的第一端接地；比較器的同相端或反相端與電容的第二端以及第三電阻的第二端連接，比較器的反相端或同相端連接該級分時電路的參考電壓，比較器的輸出端連接MOS管的柵極，MOS管的漏極連接第一電阻的第二端；電容的第一端接地；且每一級分時電路中比較器的反相端連接在一起，同相端也連接在一起，每ー級分時電路的第一輸入端共用，第二輸入端也共用。優選地，對于每ー級分時電路，當所述MOS管為N型MOSFET管，比較器的同相端與電容的第二端以及第三電阻的第二端連接；當所述MOS管為P型MOSFET管，比較器的反相端與電容的第二端以及第三電阻的第二端連接。優選地,對于姆一級分時電路,所述第一輸入端輸入固定的預設電壓，所述第二輸入端輸入從大到小變化的電壓。優選地，第二電阻與第三電阻滿足如下關系R3i/ (R2i+R3i) ^Vi=VREF其中，RA表示第i級分時電路的第二電阻，R3,表示第i級分時電路的第三電阻；VREF表示第i級分時電路的參考電壓W為預設值，i為正整數，且i大于I。優選地，當有兩級分時電路時，V1為4. 0V, V2為3. 7V，所述第一輸入端輸入的電壓為 3. 3V。優選地，所述第二輸入端的電壓滿足以下條件VIN>Vi>V(i-l)> …〉VDVREF其中，VIN表示所述第二輸入端的電壓，VREF表示第i級分時電路的參考電壓，Vi表示第i級分時電路中，第二電阻與第三電阻之間節點的電壓，i為正整數，且i大于I。優選地，第i級分時電路的輸出端XONi相對于第i_l級分時電路的輸出端XON(i-l)輸出高電平的延遲時間At同時滿足以下三個條件第一、A t小于在XON(i-l)輸出高電平后VIN維持在大于所述第一輸入端電壓的那段時間；第二、At大于顯示器第一次關機所產生的瞬時電流的持續時間；第三、At〈33. 3ms ；其中，VIN表示所述第二輸入端。優選地，IOOiisく At<5ms。優選地，對于每一級分時電路，MOSFET管的源極和襯底均接地。(三)有益效果上述技術方案具有如下優點通過設計一種能夠分時產生使得TFT開啟的電壓的電路，實現了在顯示屏關機時既保證人眼識別不出明顯畫面不連續的差異，從而消除關機殘影，又能夠避免在關機瞬間所有TFT同時開啟使得瞬間電流過大而導致的面板線路燒毀問題。進ー步，可以使用本專利技術所設計的分時電路實現對顯示屏面板的分區域控制。附圖說明圖I是本專利技術實施例一的電路圖；圖2是比較器的各端ロ示意圖；圖3是MOSFET端ロ示意圖；圖4是利用本專利技術實現分區域控制面板上TFT開啟的示意圖；圖5是本專利技術實施例ニ的電路圖；圖6是現有技術中沒有使用分時控制的消除顯示器關機殘影電路的輸入、輸出電壓波形圖；圖7a和圖7b是本專利技術的電路在顯示器關機時的輸入、輸出電壓的波形圖。具體實施例方式下面結合附圖和實施例，對本專利技術的具體實施方式作進ー步詳細描述。以下實施例用于說明本專利技術，但不用來限制本專利技術的范圍。本專利技術提供一種用于消除顯示器關機殘影的電路，包括多級分時電路，每級分時電路包括比較器、MOS管、第一電阻、第二電阻、第三電阻以及電容，其中，第一電阻的第一端作為該級分時電路的第一輸入端，第二端作為該級分時電路的輸出端；第二電阻的第一端與第三電阻的第二端連接，第二電阻的第二端作為該級分時電路第二輸入端，第三電阻的第一端接地；比較器的同相端或反相端與電容的第二端以及第三電阻的第二端連接，比較器的反相端或同相端連接該級分時電路的參考電壓，比較器的輸出端連接MOS管的柵扱，MOS管的漏極連接第一電阻的第二端；電容的第一端接地；且每ー級分時電路中比較器的反相端連接在一起，同相端也連接在一起，每ー級分時電路的第一輸入端共用，第二輸入端也共用。對于每一級分時電路，MOSFET管的源極和襯底均接地。對于每一級分時電路，當所述MOS管為N型MOSFET管，比較器的同相端與電容的第二端以及第三電阻的第二端連接；當所述MOS管為P型MOSFET管，比較器的反相端與電容的第二端以及第三電阻的第二端連接，所述第一輸入端輸入固定的預設電壓，所述第二輸入端輸入從大到小變化的電壓，且第二電阻與第三電阻滿足如下關系 RSi/ (R2i+R3i) ^Vi=VREF其中，RA表示第i級分時電路的第二電阻，R3,表示第i級分時電路的第三電阻；VREF表示第i級分時電路的參考電壓W為預設值，i為正整數。下面以兩級分時電路為例，說明本專利技術的用于消除顯示器關機殘影的電路結構及其工作原理。本領域技術人員可以根據以下的實施例將本專利技術的電路結構拓展到三級或更多級，其工作原理類似。實施例一如圖I所示，本實施例提供一種用于消除顯示器關機殘影的電路，包括兩級分時電路。第一級分時電路包括比較器OP1A型MOSFET管RST1、第一電阻Rl1、第二電阻R2p第三電阻RS1以及電容C1,其中,Rl1的第一端作為該級分時電路的第一輸入端,輸入電壓為3. 3V，第二端作為該級分時電路的輸出端XONl ;第二電阻R2i的第一端與第三電阻RS1的第ニ端連接，第二電阻R2i的第二端作為該級分時電路第二輸入端VIN，第三電阻RS1的第一端接地；比較器OP1的同相端與電容C1的第二端以及第三電阻RS1的第二端連接；比較器OP1的反相端連接該級分時電路的參考電壓本文檔來自技高網...

【技術保護點】
一種用于消除顯示器關機殘影的電路，其特征在于，包括多級分時電路，每級分時電路包括：比較器、MOS管、第一電阻、第二電阻、第三電阻以及電容，其中，第一電阻的第一端作為該級分時電路的第一輸入端，第二端作為該級分時電路的輸出端；第二電阻的第一端與第三電阻的第二端連接，第二電阻的第二端作為該級分時電路第二輸入端，第三電阻的第一端接地；比較器的同相端或反相端與電容的第二端以及第三電阻的第二端連接，比較器的反相端或同相端連接該級分時電路的參考電壓，比較器的輸出端連接MOS管的柵極，MOS管的漏極連接第一電阻的第二端；電容的第一端接地；且每一級分時電路中比較器的反相端連接在一起，同相端也連接在一起，每一級分時電路的第一輸入端共用，第二輸入端也共用。

【技術特征摘要】

【專利技術屬性】
技術研發人員：梁恒鎮，楊鈺婷，
申請(專利權)人：京東方科技集團股份有限公司，合肥京東方光電科技有限公司，
類型：發明
國別省市：