一種訪問控制方法和系統及主控板技術方案

本發明專利技術提供一種訪問控制方法和系統及主控板。所述方法，CPU與芯片位于不同板卡上，包括：在CPU訪問芯片過程中，如果檢測到芯片對CPU訪問反饋的第一應答信號無法指示CPU結束訪問，則將所述第一應答信號調整為能夠指示CPU結束訪問的第二應答信號，并將第二應答信號發送給CPU。

【技術實現步驟摘要】

本專利技術涉及電子電路領域，尤其涉及ー種訪問控制方法和系統及主控板。
技術介紹
為了同時滿足不同用戶、不同業務的需求，多種設備設計了插卡式，旨在針對不同用戶和業務的分類進行資源配置。中央處理單元(CPU)與芯片是板間通信的，即CPU與芯片位于不同的板卡上，常用的是兩種一種是多中央處理單元(多CPU)，進行分布式控制。通常主控板上具有中央處理単元(CPU)，業務板上也具有中央處理單元(CPU)。兩者的通信采用各種通信協議進行交互。另ー種是單中央處理單元(單CPU)。只有主控板上具有中央處理單元(單CPU)，業務板沒有中央處理單元(CPU)。前者根據后者的類型，因而知道后者的地址范圍，直接訪問后者。第一種方案由于采用了多中央處理單元(多CPU)，進行分布式控制。系統龐大，協議復雜，成本高。第二種方案采用了單中央處理單元(單CPU)，系統較為簡單，不需要CPU之間的通信協議，成本低。因此在ー些小型設備中常用到第二種方案。在采用第二種方案時，由于業務板會根據不同用戶，不同業務進行選擇，可能隨時進行替換，整個設備不能斷電操作，因此就需要實現業務板的熱插拔功能。但是業務板的插拔，在時間上是隨機的。如在拔掉業務板時(前)不進行有效處理，而直接將業務板拔出，而且此時主控板上的中央處理單元(CPU)正在訪問被拔掉的業務板芯片，就會造成因主控板上中央處理單元(CPU)的讀或寫周期不完整，導致“死機”問題，有可能會使整個系統帶來災難性后果。通常的解決方法是在拔掉業務板時(前)，必須人為先向主控板發送業務板要拔出的指令，使主控板停止訪問業務板，之后拔出業務板。通常指令不限于軟件的配置命令，也可以是拔碼、按鍵等控制按鈕。但是這樣做會增加軟件的額外配置或者在設備的硬件上増加各種按鈕。而使設備復雜化，操作繁瑣，也容易產生誤操作。
技術實現思路
本專利技術提供ー種訪問控制方法和系統及主控板，要解決的技術問題是如何實現芯片的熱插拔。為解決上述技術問題，本專利技術提供了如下技術方案ー種訪問控制方法，CPU與芯片位于不同板卡上，所述方法包括在CPU訪問芯片過程中，如果檢測到芯片對CPU訪問反饋的第一應答信號無法指示CPU結束訪問，則將所述第一應答信號調整為能夠指示CPU結束訪問的第二應答信號，并將第二應答信號發送給CPU。優選的，所述訪問控制方法還具有如下特點所述檢測到芯片對CPU訪問反饋的第一應答信號無法指示CPU結束訪問，包括在CPU向芯片發送請求后所經過的時間達到預先設置的門限后，第一應答信號的電平仍未發生變化；或者，第一應答信號的脈沖寬度不能使CPU采樣得到用于指示結束訪問的信號。優選的，所述訪問控制方法還具有如下特點所述門限大于最大正常訪問周期。優選的，所述訪問控制方法還具有如下特點所述門限為最大正常訪問周期的I. 2倍以上。優選的，所述訪問控制方法還具有如下特點對所述應答信號進行調整包括在CPU向芯片發送請求后所經過的時間達到預先設置的門限后，產生ー電平與第ー應答信號的電平相反的第三應答信號，對所述第三應答信號和第一應答信號進行“與”操作，得到第二應答信號；如果第一應答信號的脈沖寬度不能使CPU采樣得到用于指示結束訪問的信號，則對所述第一應答信號進行脈沖加寬處理，得到第二應答信號。優選的，所述訪問控制方法還具有如下特點脈沖加寬處理對第一應答信號所產生延時的時間為整數倍的CPU的時鐘周期。優選的，所述訪問控制方法還具有如下特點脈沖加寬處理對第一應答信號所產生延時的時間為2至5個CPU的時鐘周期。ー種訪問控制裝置，包括調整模塊，用于在CPU訪問芯片過程中，如果檢測到芯片對CPU訪問反饋的第一應答信號無法指示CPU結束訪問，則將所述第一應答信號調整為能夠指示CPU結束訪問的第ニ應答信號；發送模塊，用于將第二應答信號發送給CPU。優選的，所述訪問控制裝置還具有如下特點所述調整模塊包括計時單元，與CPU的時鐘信號線和片選信號線相連，用于在檢測到CPU向芯片發送訪問請求時，對本次的訪問進行計時，并在計時得到的時間超過預先設定的門限時，啟動信號產生單兀；所述信號產生單元，與所述計時単元相連，用于產生一電平與第一應答信號電平相反的第三應答信號；信號合成単元，與所述信號產生單元相連，且通過CPU的應答信號線與芯片和CPU相連，用于對所述第三應答信號和芯片輸出的高電平的第一應答信號進行“與”操作，得到第二應答信號。優選的，所述訪問控制裝置還具有如下特點所述計時単元所使用的門限大于最大正常訪問周期。優選的，所述訪問控制裝置還具有如下特點所述門限為最大正常訪問周期的I. 2倍以上。優選的，所述訪問控制裝置還具有如下特點所述信號合成単元和芯片之間的應答信號線連接有上拉電阻。優選的，所述訪問控制裝置還具有如下特點所述調整模塊包括一個或多個異步清零單元，其中所述異步清零単元，與CPU的總線相連，且通過CPU的應答信號線與芯片和CPU相連，用于對芯片輸出的第一應答信號進行異步清零處理，其中所述異步清零単元與芯片之間的應答信號線連接有上拉電阻。優選的，所述訪問控制裝置還具有如下特點所述調整模塊中異步清零單元對第ー應答信號所產生延時的時間為整數倍的CPU的時鐘周期。優選的，所述訪問控制裝置還具有如下特點所述調整模塊中異步清零單元對第ー應答信號所產生延時的時間為2至5個CPU的時鐘周期。優選的，所述訪問控制裝置還具有如下特點所述異步清零單元為D觸發器。一種主控板，包括CPU和上文所述的訪問控制裝置。本專利技術提供的方法、系統和主控板，在拔掉業務板時，通過芯片反饋的應答信號進行調整，消除主控板中央處理單元CPU出現的異常現象，實現業務板的熱插抜。附圖說明圖I為本專利技術提供的訪問控制方法實施例的流程示意圖；圖2為本專利技術實施例一的應用場景中CPU正常訪問的時序圖；圖3為本專利技術實施例一的應用場景中CPU對芯片讀或寫操作期間，對業務板進行拔出時的時序圖；圖4為本專利技術實施例一中訪問控制方法實施例的信號示意圖；圖5為本專利技術實施例ニ的應用場景中CPU正常訪問的時序圖；圖6為本專利技術實施例ニ的應用場景中CPU對芯片讀或寫操作期間，對業務板進行拔出時的時序圖；圖7為本專利技術實施例ニ提供的訪問控制方法實施例的信號示意圖；圖8為本專利技術實施例ニ中D觸發器的連接示意圖。具體實施例方式為使本專利技術的目的、技術方案和優點更加清楚，下面將結合附圖及具體實施例對本專利技術作進ー步的詳細描述。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互任意組合。圖I為本專利技術提供的訪問控制方法實施例的流程示意圖。圖I所示方法實施例，CPU與芯片位于不同板卡上，包括步驟101、在CPU訪問芯片過程中，如果檢測到芯片對CPU訪問反饋的第一應答信號無法指示CPU結束訪問，則將所述第一應答信號調整為能夠指示CPU結束訪問的第二應答信號；步驟102、將第二應答信號發送給CPU。本專利技術提供的方法，在拔掉業務板時，通過芯片反饋的應答信號進行調整，消除主控板中央處理單元CPU出現的異?，F象，實現業務板的熱插拔。實施例一本實施例中所使用的應用場景如下主控板中央處理單元(CPU)發送片選信號，被訪問的芯片對該片選信號的應答信號為TA信號,表不數據傳送完成的應答。對于CPU而言,一次訪問所花費的時間為從CPU發出片選信號到收到所本文檔來自技高網...

【技術保護點】
一種訪問控制方法，其特征在于，CPU與芯片位于不同板卡上，所述方法包括：在CPU訪問芯片過程中，如果檢測到芯片對CPU訪問反饋的第一應答信號無法指示CPU結束訪問，則將所述第一應答信號調整為能夠指示CPU結束訪問的第二應答信號，并將第二應答信號發送給CPU。

【技術特征摘要】

【專利技術屬性】
技術研發人員：齊建明，
申請(專利權)人：瑞斯康達科技發展股份有限公司，
類型：發明
國別省市：