印刷電路板的信號群延遲分析系統及方法技術方案

一種印刷電路板的信號群延遲分析系統及方法，該方法包括步驟：從印刷電路板量測數據信號線與時鐘信號線的S參數；通過分析S參數來規整數據信號線與時鐘信號線的連接端口；分析出數據信號線與時鐘信號線的S參數差模；根據數據信號線的數據傳輸頻率和S參數差模計算數據信號線的第一群延遲；根據時鐘信號線的時鐘頻率和S參數差模計算時鐘信號線的第二群延遲；計算第一群延遲與第二群延遲的群延遲時間差；當群延遲時間差不符合設計要求時，將數據信號線與時鐘信號線的群延遲顯示在顯示設備上。本發明專利技術能夠估算數據信號線與時鐘信號線的相對長度是否相當，從而保持印刷電路板中布線信號的時序關系正確。

【技術實現步驟摘要】

本專利技術涉及ー種信號時間延遲評估系統及方法，特別是關于ー種。
技術介紹
進行電路布線的信號時間延遲評估時，最在意的特性即為數據(DATA)信號線與頻率(CLOCK)信號線的相對長度是否相當，以保持信號的時序關系正確。然而在真正電路布線中，信號時間延遲受相當多因素影響，例如穿孔、串音效應、PCB材料、迭板結構等影響，并不適合由一般常用大約每秒產生6mil長度時間延遲的粗略估算關系進行估算。一般而言，為了保持頻率信號工作正常，PCB板繞線時必需規范DATA信號線與 CLOCK信號線長度能夠等長，但實際卻無法做到。因此，一般設計常規定DATA信號線以及CLOCK信號線的相對長度必須在一定范圍內，否則很容易造成頻率問題，導致系統運作失效。
技術實現思路
鑒于以上內容，有必要提供ー種，能夠分析印刷電路板上數據信號線與時鐘信號線的相對長度是否相當，從而保持印刷電路板中布線信號的時序關系正確。所述的信號群延遲分析系統，安裝并運行于計算機中，該計算機連接有信號量測設備以及顯示設備。該系統包括s參數矩陣創建模塊，用于利用信號量測設備從印刷電路板量測數據信號線與時鐘信號線的S參數，以及利用電路模擬軟件將根據S參數構建S參數矩陣；s參數差模分析模塊，通過分析S參數矩陣的S參數來規整數據信號線與時鐘信號線的連接端ロ，從S參數矩陣中分析出數據信號線與時鐘信號線的S參數差模；群延遲計算模塊，用于根據數據信號線的數據傳輸頻率和S參數差模計算數據信號線的第一群延遲，以及根據時鐘信號線的時鐘頻率和S參數差模計算時鐘信號線的第二群延遲；群延遲分析模塊，用于計算第一群延遲與第二群延遲的群延遲時間差，判斷群延遲時間差是否符合設計要求，當群延遲時間差不符合設計要求吋，將數據信號線與時鐘信號線的群延遲顯示在顯示設備上。所述的信號群延遲分析方法包括步驟利用信號量測設備從印刷電路板量測數據信號線與時鐘信號線的S參數，并利用電路模擬軟件根據S參數構建S參數矩陣；通過分析S參數矩陣的S參數來規整數據信號線與時鐘信號線的連接端ロ ；從S參數矩陣中分析出數據信號線與時鐘信號線的S參數差模；根據數據信號線的數據傳輸頻率和S參數差模計算數據信號線的第一群延遲；根據時鐘信號線的時鐘頻率和S參數差模計算時鐘信號線的第二群延遲；計算第一群延遲與第二群延遲的群延遲時間差；判斷群延遲時間差是否符合設計要求；當群延遲時間差不符合設計要求吋，將數據信號線與時鐘信號線的群延遲顯示在顯示設備上。相較于現有技術，本專利技術所述的信號群延遲分析系統及方法，能夠分析印刷電路板上的數據信號線與時鐘信號線的信號群延遲，以便估算數據信號線與時鐘信號線的相對長度是否相當，從而保持印刷電路板中布線信號的時序關系正確。附圖說明圖I是本專利技術印刷電路板的信號群延遲分析系統較佳實施例的架構圖。圖2是本專利技術印刷電路板的信號群延遲分析方法較佳實施例的流程圖。圖3是印刷電路板的一組數據信號線與時鐘信號線的實例示意圖。主要元件符號說明計算機I 信號群延遲分析系統10S參數矩陣創建模塊101S參數差模分析模塊102群延遲計算模塊103群延遲分析模塊104信號量測設備2顯示設備3中央處理器11存儲器12如下具體實施方式將結合上述附圖進ー步說明本專利技術。具體實施例方式如圖I所示，是本專利技術印刷電路板的信號群延遲分析系統10較佳實施例的架構圖。所述的印刷電路板(Printed Circuit Board, PCB)包括,但不僅限于,計算機主機板、游戲機、家用電器的電路板。所述的信號群延遲(Signal Group Delay)定義為姆ー個信號對應每個頻率的延遲時間，其用信號傳輸信道相位對頻率的斜率變化來表示。在本實施例中，信號傳輸信道包括數據(DATA)信號線與頻率(CLOCK)信號線，參考圖3所示，在印刷電路板布線時，數據信號線可能有多組，而時鐘信號線一般僅有一組。數據信號線用于印刷電路板中電子元件之間的數據傳輸，時鐘信號線用于傳輸控制數據傳輸的頻率信號。在本實施例中，所述的信號群延遲分析系統10安裝并運行于計算機I中，用于分析數據信號線與時鐘信號線的信號群延遲來估算數據信號線與時鐘信號線的相對長度是否相當，從而保持印刷電路板中布線信號的時序關系正確。所述的計算機I連接有信號量測設備2以及顯示設備3,該計算機I還包括中央處理器(Central Processing Unit,CPU) 11以及存儲器12。在本實施例中，所述的信號群延遲分析系統10包括S參數矩陣創建模塊101、S參數差模分析模塊102、群延遲計算模塊103以及群延遲分析模塊104。本專利技術所稱的模塊是指一種能夠被計算機I的中央處理器11所執行并且能夠完成固定功能的一系列計算機程序段，其存儲于計算機I的存儲器12中。所述的S參數矩陣創建模塊101用于利用信號量測設備2從印刷電路板中量測數據信號線與時鐘信號線的多組S參數，并利用電路模擬軟件將該多組S參數構建ー個S參數矩陣。所述的S參數是一種反應信號頻率特性的電氣參數，其包括反射參數、近端串擾參數以及遠程串擾參數。每ー參數包含幅度和相位，幅度和相位曲線會隨著信號頻率的變化而變化。電路模擬軟件能夠在給定集成電路結構以及電子元件參數的條件下模擬出集成電路并計算電路的性能，例如Hspice集成電路模擬程序。所述的S參數差模分析模塊102用于通過分析S參數矩陣的S參數來規整數據信號線與時鐘信號線的端ロ連接關系。當數據信號線與時鐘信號線的端ロ連接關系為非標準連接端ロ關系吋，S參數差模分析模塊102將數據信號線與時鐘信號線的端ロ連接關系定義為標準連接關系埠。參考圖3所示，將連接端ロ I與連接端ロ 3連接，并規整為數據信號線L13及其對應的時鐘信號線S13 ;將連接端ロ 2與連接端ロ 4連接，并規整為數據信號線L24及其對應的時鐘信號線S24。所述的S參數差模分析模塊102還用于從S參數矩陣中分析出數據信號線與時鐘信號線的S參數差摸。在本實施例中，S參數差模分析模塊102從S參數矩陣中分析出差模輸入損耗(Differential Insertion Loss)，例如表示為 SDD11、SDD12、SDD21 以及 SDD22， 其中，差模輸入損耗SDD21即為數據信號線與時鐘信號線的S參數差摸。所述的群延遲計算模塊103用于根據數據信號線的數據傳輸頻率以及S參數差模計算數據信號線的第一群延遲，以及根據時鐘信號線的時鐘頻率以及S參數差模計算時鐘信號線的第二群延遲。在本實施例中，當S參數差模分析模塊102取得數據信號線與時鐘信號線的S參數差模SDD21時，由于SDD21為復數(complex number)，因此可分解為頻率大小與相位兩部份，取出SDD21的相位部份φ(ω)，并根據數據傳輸頻率ωι以及時鐘頻率按照如下微分公式 r⑷=——-~ hco即可分別計算出數據信號線的第一群延遲τ Jco)，以及時鐘信號線的第二群延遲 τ 2(ω)。所述的群延遲分析模塊104用于計算數據信號線的第一群延遲與時鐘信號線的第二群延遲的群延遲時間差。在本實施例中，群延遲時間差TD = I τ J(O)-T2(CO)し即為第一群延遲與第二群延遲的差之絕對值。所述的群延遲分析模塊104還用于判斷群延遲時間差是否符合設計要求。所述的設計要求是由本文檔來自技高網...

【技術保護點】
一種印刷電路板的信號群延遲分析系統，運行于計算機中，該計算機連接有信號量測設備以及顯示設備，其特征在于，該系統包括：S參數矩陣創建模塊，用于利用信號量測設備從印刷電路板量測數據信號線與時鐘信號線的多組S參數，以及利用電路模擬軟件根據S參數構建一個S參數矩陣；S參數差模分析模塊，通過分析S參數矩陣的S參數來規整數據信號線與時鐘信號線的端口連接關系，以及從S參數矩陣中分析出數據信號線與時鐘信號線的S參數差模；群延遲計算模塊，用于根據數據信號線的數據傳輸頻率和S參數差模計算數據信號線的第一群延遲，以及根據時鐘信號線的時鐘頻率和S參數差模計算時鐘信號線的第二群延遲；群延遲分析模塊，用于計算第一群延遲與第二群延遲的群延遲時間差，判斷群延遲時間差是否符合設計要求，當群延遲時間差不符合設計要求時，將數據信號線與時鐘信號線的群延遲顯示在顯示設備上。

【技術特征摘要】

【專利技術屬性】
技術研發人員：謝博全，陳俊仁，賴盈佐，張恩碩，
申請(專利權)人：鴻富錦精密工業深圳有限公司，鴻海精密工業股份有限公司，
類型：發明
國別省市：