一種基于TDC-GP21的精密時間自動測量電路及方法技術

本發明專利技術提出了一種基于TDC-GP21的精密時間自動測量電路及方法，解決了現有技術中采用雙斜式內插技術測量精密時間間隔，空間大、成本高、功耗大，測量的結果存在零點誤差和非線性誤差的問題。一種基于TDC-GP21的精密時間自動測量電路，包括：第一觸發器，延時器，第二觸發器，復用器，第三觸發器，第四觸發器，TDC-GP21芯片，FPGA芯片。本發明專利技術的基于TDC-GP21的精密時間自動測量電路，結構簡單、成本低、功耗小；測量精度高、線性度好，測量時間精度可達45ps；具有自動校準功能，能自動補償因電壓和溫度的變化引起的誤差；測量速度快，使數字示波表的波形更新率顯著提高。

【技術實現步驟摘要】

本專利技術涉及測試
，特別涉及一種應用于手持式數字示波表中的對觸發點與采樣點之間的時間間隔(Λ t)進行精確測量的電路和方法。
技術介紹
傳統的示波表多用雙斜式內插技術來實現精密時間的測量，雙斜式內插技術是利用電容的充放電路將微小的時間間隔展寬來測量時間。圖I所示為傳統的雙斜式內插電路，該電路是一個快速放電(下降斜坡)、慢速充電(上升斜坡)的雙斜式積分電路，因為電容器101的每次充放電電荷相等，即t充XI充=t放X I放,所以則內插增益G = I放/I充=t充/t放，擴展后的波形經過比較器102的整形，作為閘門信號加到精密內插計數器103，對內插時鐘Ti進行計數，計數值為i，則時間間隔At = iXTi/G。然而，雙斜式內插技術在測量精密時間間隔時存在以下問題1)雙斜式內插技術多采用模擬電路來實現，其器件布局空間大，成本高、功耗大，不適合手持式示波表；2)由于電容充放電時間的非線性，導致測量的結果存在零點誤差和非線性誤差；3)電容充放電性能受溫度的影響非常巨大，對示波表整機的溫度特性要求非常嚴格；4)在連續測量時，電路的測量反應速度較慢，示波表的波形更新率較慢。
技術實現思路
本專利技術提出一種基于TDC-GP21的精密時間自動測量電路，解決了現有技術中采用雙斜式內插技術測量精密時間間隔，空間大、成本高、功耗大，測量的結果存在零點誤差和非線性誤差，示波表整機的溫度特性要求非常嚴格，在連續測量時電路的測量反應速度較慢的問題。本專利技術的技術方案是這樣實現的一種基于TDC-GP21的精密時間自動測量電路，包括第一觸發器，其置位端耦接到高電平，時鐘端耦接到觸發信號，輸出端輸出第一觸發信號；延時器，其輸入端耦接到所述觸發信號，對所述觸發信號進行延時操作，輸出端輸出延時信號；第二觸發器，其置位端耦接到所述第一觸發器的輸出端，時鐘端耦接到所述延時器的輸出端，其輸出端輸出第二觸發信號；復用器，其輸入端耦接到所述第二觸發器的輸出端，對所述第二觸發信號進行一分二輸出；第三觸發器，其置位端耦接到所述復用器的第二輸出端，時鐘端耦接到采樣時鐘，輸出端輸出第三觸發信號；第四觸發器，其置位端耦接到所述第三觸發器的輸出端，時鐘端耦接到所述采樣時鐘，輸出端輸出第四觸發信號JDC-GP21芯片，其啟動端耦接到所述復用器的第一輸出端，其停止端耦接到所述第四觸發器的輸出端；FPGA芯片，輸出4路SPI讀寫時序信號到TDC-GP21芯片的輸入端，用于配置TDC-GP21芯片的寄存器，并輸出采集觸發信號到所述第一觸發器和第二觸發器的復位端。可選地，所述采樣時鐘的頻率為156. 25MHzο可選地，所述FPGA芯片為XC5VLX50芯片。可選地，所述第一觸發器、第二觸發器、第三觸發器和第四觸發器為ONSemiconductor 公司的 MC100LVEL31DTG 芯片。可選地，所述延時器為ON Semiconductor公司的MC100LVEL16DTG芯片。可選地，所述復用器為ON Semiconductor公司的MC100LVEL1IDTG芯片。本專利技術還提供了一種基于TDC-GP21的精密時間自動測量方法，該方法使用上述基于TDC-GP21的精密時間自動測量電路進行測量，包括以下步驟通過FPGA芯片對TDC-GP21芯片的寄存器進行配 置；通過FPGA芯片向TDC-GP21芯片發送代碼“INIT”以初始化TDC-GP21芯片，TDC-GP21芯片準備好接收啟動信號和停止信號；通過FPGA芯片向TDC-GP21芯片發送Start TOF命令，觸發一次時間測量；在測量結束時，運算器開始依照HITl和HIT2的設置處理數據并把結果送入輸出寄存器；通過FPGA芯片向TDC-GP21芯片發送代碼“10110ADR”讀取數據，TDC-GP21芯片從最高有效位開始輸出結果。可選地，所述通過FPGA芯片對TDC-GP21芯片的寄存器進行配置的步驟具體包括選擇測量模式I并選擇雙精度模式；每個通道接收的脈沖數設置為停止端STOP通道I接收I個脈沖；選擇4MHZ高速時鐘；選擇校準測量并設置為自動更新校準數據；數據計算方式是ALU計算兩個信號的時間差，設置為1st Stop Chl-Start ;中斷方式設置為被設置的脈沖個數全部被接收到或者TDC-GP21芯片測量單元溢出產生中斷；寄存器設置為 REG0=0x22466000， REGl=0x01410001， REG2=0x60000002， REG3=0x38000003，REG4=0x20000004, REG5=0x05, REG6=0x00001006。本專利技術的有益效果是(I)電路結構簡單、成本低、功耗小，適合于小型化、低功耗的手持式數字示波表；(2)測量精度高、線性度好，測量時間精度可達45ps ；(3)具有自動校準功能，能自動補償因電壓和溫度的變化引起的誤差；(4)測量速度快，使數字示波表的波形更新率顯著提高。附圖說明為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。圖I為傳統的雙斜式內插技術的電路示意圖；圖2為本專利技術的基于TDC-GP21的精密時間自動測量電路的示意圖；圖3為本專利技術的基于TDC-GP21的精密時間自動測量電路精密時間Λ t生成的時序圖；圖4為本專利技術的一種基于TDC-GP21的精密時間自動測量方法的流程圖。具體實施例方式下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本專利技術一部分實施例，而不是全部的實施例。基于本專利技術中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術保護的范圍。圖2為本專利技術的基于TDC-GP21的精密時間自動測量電路的示意圖。如圖2所示，本專利技術的一種基于TDC-GP21的精密時間自動測量電路，包括第一觸發器201，其置位端D耦接到高電平VCC，時鐘端C耦接到觸發信號TCK，輸出端Q輸出第一觸發信號；延時器202，其輸入端D耦接到觸發信號TCK，對觸發信號進行延時操作，輸出端Q輸出延時信號；第二觸發器203，其置位端D耦接到第一觸發器201的輸出端Q，其時鐘端C耦接到延時器202的輸出端Q，第二觸發器203的輸出端Q輸出第二觸發信號；復用器204,其輸入端D f禹接到第二觸發器203的輸出端Q,對第二觸發信號進行一分二輸出；第三觸發器205，其置位端D耦接到復用器204的第二輸出端Q2，時鐘端C耦接到采樣時鐘SAMPLE_CLK，輸出端Q輸出第三觸發信號；第四觸發器206，其置位端D耦接到第三觸發器205的輸出端，時鐘端C耦接到采樣時鐘SAMPLE_CLK，輸出端Q輸出第四觸發信號T_ST0P ；TDC-GP21芯片207，其啟動端START耦接到復用器204的第一輸出端Q1，將復用器204的第一輸出端Ql輸出的T_START信號作為啟動信號，其停止端STOP耦接到第四觸發器206的輸出端Q，將第四觸發信號T_ST0P作為停止信號；FPGA芯片208，輸出4路本文檔來自技高網...

【技術保護點】
一種基于TDC？GP21的精密時間自動測量電路，其特征在于，包括：第一觸發器，其置位端耦接到高電平，時鐘端耦接到觸發信號，輸出端輸出第一觸發信號；延時器，其輸入端耦接到所述觸發信號，對所述觸發信號進行延時操作，輸出端輸出延時信號；第二觸發器，其置位端耦接到所述第一觸發器的輸出端，時鐘端耦接到所述延時器的輸出端，其輸出端輸出第二觸發信號；復用器，其輸入端耦接到所述第二觸發器的輸出端，對所述第二觸發信號進行一分二輸出；第三觸發器，其置位端耦接到所述復用器的第二輸出端，時鐘端耦接到采樣時鐘，輸出端輸出第三觸發信號；第四觸發器，其置位端耦接到所述第三觸發器的輸出端，時鐘端耦接到所述采樣時鐘，輸出端輸出第四觸發信號；TDC？GP21芯片，其啟動端耦接到所述復用器的第一輸出端，其停止端耦接到所述第四觸發器的輸出端；FPGA芯片，輸出4路SPI讀寫時序信號到TDC？GP21芯片的輸入端，用于配置TDC？GP21芯片的寄存器，并輸出采集觸發信號到所述第一觸發器和第二觸發器的復位端。

【技術特征摘要】
1.一種基于TDC-GP21的精密時間自動測量電路，其特征在于，包括第一觸發器，其置位端耦接到高電平，時鐘端耦接到觸發信號，輸出端輸出第一觸發信號;延時器，其輸入端耦接到所述觸發信號，對所述觸發信號進行延時操作，輸出端輸出延時信號；第二觸發器，其置位端耦接到所述第一觸發器的輸出端，時鐘端耦接到所述延時器的輸出端，其輸出端輸出第二觸發信號；復用器，其輸入端耦接到所述第二觸發器的輸出端，對所述第二觸發信號進行一分二輸出；第三觸發器，其置位端耦接到所述復用器的第二輸出端，時鐘端耦接到采樣時鐘，輸出端輸出第三觸發信號；第四觸發器，其置位端耦接到所述第三觸發器的輸出端，時鐘端耦接到所述采樣時鐘，輸出端輸出第四觸發信號；TDC-GP21芯片，其啟動端耦接到所述復用器的第一輸出端，其停止端耦接到所述第四觸發器的輸出端；FPGA芯片，輸出4路SPI讀寫時序信號到TDC-GP21芯片的輸入端，用于配置TDC-GP21芯片的寄存器，并輸出采集觸發信號到所述第一觸發器和第二觸發器的復位端。2.如權利要求I所述的電路，其特征在于，所述采樣時鐘的頻率為156.25MHzο3.如權利要求2所述的電路，其特征在于，所述FPGA芯片為XC5VLX50芯片。4.如權利要求3所述的電路，其特征在于，所述第一觸發器、第二觸發器、第三觸發器和第四觸發器為ON Semiconductor公司的MC100LVEL31DTG芯片。5.如權利要求3所述的電路,其特征在于,所述延時器為ONSemiconductor公司的MC100LVEL16DTG 芯片。6.如權利要求3所述的電路,其...

【專利技術屬性】
技術研發人員：劉洪慶，郭同華，李云彬，向前，邵成華，
申請(專利權)人：中國電子科技集團公司第四十一研究所，
類型：發明
國別省市：