本發(fā)明專利技術(shù)涉及分層型多核處理器、多核處理器系統(tǒng)以及控制程序。在多核處理器系統(tǒng)（100）中，z＝0的CPU組執(zhí)行與OSI參照模型的會(huì)話層的協(xié)議有關(guān)的處理，z＝1的CPU組執(zhí)行與表示層的協(xié)議有關(guān)的處理，z＝2的CPU組執(zhí)行與應(yīng)用層的協(xié)議有關(guān)的處理。主CPU（101）執(zhí)行與應(yīng)用程序軟件有關(guān)的處理。z＝0的CPU組經(jīng)由本地存儲(chǔ)器（201）與z＝1的CPU組連接，z＝1的CPU組經(jīng)由本地存儲(chǔ)器（202）與z＝2的CPU組連接，z＝2的CPU組經(jīng)由本地存儲(chǔ)器（203）與CPU（101）連接。由于按OSI參照模型的分層順序交換包，所以z＝0的CPU組與z＝2的CPU組不直接連接而僅經(jīng)由z＝1的CPU組連接。
【技術(shù)實(shí)現(xiàn)步驟摘要】
【國(guó)外來華專利技術(shù)】
本專利技術(shù)涉及執(zhí)行與通信功能有關(guān)的處理的分層型多核處理器、多核處理器系統(tǒng)、以及控制程序。
技術(shù)介紹
以往，已知ー種在多核處理器系統(tǒng)中，將CPU組作為一個(gè)集群(cluster)，按每個(gè)應(yīng)用程序軟件(以下，稱為“應(yīng)用程序”。)在各集群執(zhí)行應(yīng)用程序的技術(shù)(現(xiàn)有技術(shù)I)(例如 參照，下述專利文獻(xiàn)1、2。)。還已知一種在多核處理器系統(tǒng)中若等價(jià)地連接全部的CPU，則系統(tǒng)變成大規(guī)模，所以集群采用分層構(gòu)造、優(yōu)化接線的技術(shù)(現(xiàn)有技術(shù)2)(例如參照，下述專利文獻(xiàn)3。)。 專利文獻(xiàn)I :日本特開2007 — 199859號(hào)公報(bào)專利文獻(xiàn)2 日本特開2002 — 342295號(hào)公報(bào)專利文獻(xiàn)3 日本特開平5 — 204876號(hào)公報(bào)然而，在現(xiàn)有技術(shù)I中存在如下的問題點(diǎn)，即、由于對(duì)與I個(gè)應(yīng)用程序軟件有關(guān)的處理分配I個(gè)集群，所以若同時(shí)執(zhí)行的應(yīng)用程序増加，則也必須增加集群，系統(tǒng)變成大規(guī)摸。另外，在現(xiàn)有技術(shù)2中存在如下的問題點(diǎn)，S卩、即使集群是分層構(gòu)造但需要使同一分層的全部的集群之間相互連接，系統(tǒng)變成大規(guī)模。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的目的在于，為了消除上述的現(xiàn)有技術(shù)的問題點(diǎn)而提供一種通過減少CPU間的連接數(shù)量，從而能夠抑制系統(tǒng)的大規(guī)模化的分層型多核處理器。根據(jù)本專利技術(shù)的ー觀點(diǎn)，提供一種如下的分層型多核處理器，該分層型多核處理器按構(gòu)成根據(jù)通信協(xié)議被分割的一系列通信功能的分層組的分層而具有核組，上述分層組中的一個(gè)分層的核組與構(gòu)成接著該ー個(gè)分層的通信功能而執(zhí)行的通信功能的其他分層的核組連接。根據(jù)本分層型多核處理器，起到以下效果，通過使CPU間的連接數(shù)量減少而能夠抑制系統(tǒng)的大規(guī)模化。附圖說明圖I是表示多核處理器系統(tǒng)的硬件構(gòu)成的一個(gè)例子的框圖。圖2是分層型多核處理器102與主CPUlOl的三維影像圖。圖3是表示圖2所示的A的詳細(xì)例的說明圖。圖4是表示在本實(shí)施方式中所使用的分層組的ー個(gè)例子的說明圖。圖5是表示存儲(chǔ)在存儲(chǔ)器105中的程序例的說明圖。圖6是表示程序庫組502的ー個(gè)例子的說明圖。圖7是表不進(jìn)程表700的一個(gè)例子的說明圖。圖8是表示電源接通之后的由主CPUlOl進(jìn)行的控制處理順序的流程圖。圖9是表示電源接通之后的由CP進(jìn)行的控制處理順序的流程圖。圖10是表示處于起動(dòng)準(zhǔn)備狀態(tài)、即接受到執(zhí)行對(duì)象的起動(dòng)指示的CP進(jìn)行的控制處理順序的流程圖。圖11是表示需要起動(dòng)準(zhǔn)備的應(yīng)用程序的執(zhí)行對(duì)象結(jié)束的情況下的CP進(jìn)行的控制處理順序的流程圖。圖12是表示具體例I的說明圖(其I)。圖13是表示在具體例I中登記了決定結(jié)果的例子的說明圖。圖14是表示具體例I的說明圖(其2 )。 圖15是表示在具體例I中登記了計(jì)算結(jié)果的例子的說明圖。圖16是表示應(yīng)用程序起動(dòng)時(shí)的主CPUlOl進(jìn)行的控制處理順序的流程圖。圖17表示接受到起動(dòng)指示的CP進(jìn)行的控制處理順序的流程圖。圖18表示通過利用者的起動(dòng)指示而起動(dòng)的應(yīng)用程序結(jié)束的情況下的CP進(jìn)行的控制處理順序的流程圖。圖19是表示具體例2的說明圖(其I )。圖20是表示在具體例2中登記了決定結(jié)果的例子的說明圖。圖21是表示具體例2的說明圖(其2 )。圖22是表示在具體例2中登記了計(jì)算結(jié)果的例子的說明圖。具體實(shí)施例方式以下，參照附圖，詳細(xì)地說明本專利技術(shù)所涉及的分層型多核處理器、多核處理器系統(tǒng)、以及控制程序的優(yōu)選實(shí)施方式。(多核處理器系統(tǒng)的硬件構(gòu)成)圖I是表示多核處理器系統(tǒng)的硬件構(gòu)成的一個(gè)例子的框圖。圖I中，多核處理器系統(tǒng)100具有主CPUlOl(Central Processing Unit :中央處理器)、分層型多核處理器102、通信CPU103、RF104、存儲(chǔ)器105、存儲(chǔ)器106、以及天線110。通過總線107連接主CPUlOl與存儲(chǔ)器105。而且，通過總線108連接通信CPU103與存儲(chǔ)器106。總線107與總線108經(jīng)由網(wǎng)橋(Bridge) 109連接。此處，主CPUlOl是掌管與應(yīng)用程序軟件有關(guān)的處理的整體的控制的處理器，內(nèi)置有ー級(jí)高速緩存(Cache)。通信CPU103是掌管與通信有關(guān)的處理的整體的控制的處理器。此外，分別具有通信用的通信CPU103與應(yīng)用程序用的主CPUlOl的構(gòu)成是公知的。RF104是高頻處理部，經(jīng)由天線110從因特網(wǎng)等網(wǎng)絡(luò)接收數(shù)據(jù)，或者向該網(wǎng)絡(luò)發(fā)送數(shù)據(jù)。此處，RF104 具備 A (Analog) / D (Digital)轉(zhuǎn)換器、D (Digital) / A (Analog)轉(zhuǎn)換器等，將來自網(wǎng)絡(luò)的數(shù)據(jù)變換成數(shù)字信號(hào)，或者將來自通信CPU103的數(shù)據(jù)變換成模擬信號(hào)。分層型多核處理器102將來自通信CPU103的數(shù)據(jù)變換為能夠在主CPUlOl使用的狀態(tài)，或者將來自主CPUlOl的數(shù)據(jù)變換為能夠在通信CPU103使用的狀態(tài)。分層型多核處理器102具備CPU組(圖中□)、縱橫制網(wǎng)絡(luò)301 縱橫制網(wǎng)絡(luò)312、以及本地存儲(chǔ)器201 本地存儲(chǔ)器203。而且，在分層型多核處理器102中，本地存儲(chǔ)器203與主CPUlOl連接，縱橫制網(wǎng)絡(luò)301與總線107連接。主CPUlOl與分層型多核處理器102的CPU不直接連接。在主CPUlOl向分層型多核處理器102的CPU交換某些信息，或者從分層型多核處理器102的CPU接受某些信息時(shí)經(jīng)由本地存儲(chǔ)器203、存儲(chǔ)器105來進(jìn)行。接著，對(duì)分層型多核處理器102以及主CPUlOl (點(diǎn)線包圍)進(jìn)行詳細(xì)地說明。圖2是分層型多核處理器102與主CPUlOl的三維影像圖。首先，圖2中，z方向表示分層。示出了在z方向上，按構(gòu)成根據(jù)通信協(xié)議被分割的一系列的通信功能的分層組的分層具有CPU組。所謂通信協(xié)議是指通信中的規(guī)則。此處，所謂構(gòu)成一系列的通信功能的分層組是指例如后述的OSI參照模型中的通過程序?qū)崿F(xiàn)的分層。例如，z = 0的CPU組按照會(huì)話層的協(xié)議來執(zhí)行處理，z = I的CPU組按照表示層的協(xié)議來執(zhí)行處理，z = 2的CPU組按照應(yīng)用層的協(xié)議來執(zhí)行處理。分層組中的一個(gè)分層的CPU組與構(gòu)成接著該ー個(gè)分層的通信功能而執(zhí)行的通信功能的其他分層的CPU組連接，一個(gè)分層的CPU組不與構(gòu)成不接著該ー個(gè)分層的通信功能 而執(zhí)行的通信功能的其它分層的CPU組連接。會(huì)話層的CPU組(z = 0的CPU組)經(jīng)由本地存儲(chǔ)器201與接著會(huì)話層的通信功能而執(zhí)行的表示層的CPU組(Z = I的CPU組)連接。會(huì)話層的CPU組(z = 0的CPU組)不與不接著會(huì)話層的通信功能而執(zhí)行的應(yīng)用層的CPU組(Z = 2的CPU組)連接。S卩，會(huì)話層的CPU組(z = 0的CPU組)與應(yīng)用層的CPU組(z = 2的CPU組)經(jīng)由表示層的CPU組連接。執(zhí)行與表示層的協(xié)議有關(guān)的處理的CPU組(z = I的CPU組)經(jīng)由本地存儲(chǔ)器201與接著表示層的通信功能而執(zhí)行的會(huì)話層的CPU組(Z = 0的CPU組)連接。并且，執(zhí)行表示層的功能的CPU組(Z = I的CPU組)經(jīng)由本地存儲(chǔ)器202與接著表示層的通信功能而執(zhí)行的應(yīng)用層的CPU組(z = 2的CPU組)連接。應(yīng)用層的CPU組(z = 2的CPU組)經(jīng)由本地存儲(chǔ)器202與接著應(yīng)用層的通信功能而執(zhí)行的表示層的CPU組(Z = I的CPU組)連接。并且，應(yīng)用層的CPU組(Z = 2的CPU組)經(jīng)由本地存儲(chǔ)器203與接著表示層的通信功能而執(zhí)行的應(yīng)用程序的主CPUlOl連接。另外，分層型多核處本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
【技術(shù)特征摘要】
【國(guó)外來華專利技術(shù)】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：山下浩一郎，山內(nèi)宏真，宮崎清志，鈴木貴久，栗原康志，
申請(qǐng)(專利權(quán))人：富士通株式會(huì)社，
類型：發(fā)明
國(guó)別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。