用于可選擇電壓供應的方法及設備技術

本發明專利技術呈現一種從多個電壓供應中選擇供應電壓的電路。所述電路包括：第一晶體管，其經配置以選擇第一電壓供應；第二晶體管，其經配置以選擇第二電壓供應；第一寄生電流禁止器，其耦合所述第一晶體管、所述第一電壓供應及所述第二電壓供應，其中所述第一寄生電流禁止器自動利用提供最高電壓的電壓供應以用于防止襯底電流流經所述第一晶體管的體節點；及第二寄生電流禁止器，其耦合所述第二晶體管、所述第一電壓供應及所述第二電壓供應，其中所述第二寄生電流禁止器自動利用提供所述最高電壓的所述電壓供應以用于防止襯底電流流經所述第二晶體管的體節點。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術的實施例大體來說涉及電壓供應電路，且更明確地說，涉及可從多個不同 電壓供應選擇具有所要值的電壓供應的集成電路電壓供應。
技術介紹
隨著集成電路制造技術持續減小為深亞微米工藝，用于由所述技術制成的供電裝 置的供應電壓持續減小。此外，為了延長用于便攜式裝置(例如，移動終端)的電池壽命， 存在降低功率消耗的強烈激勵。為實現此目的，可存在關于在芯片上具有多個電壓供應的激勵原因，可經由一個 或一個以上選擇信號來選擇所述多個電壓供應中的每一者。舉例來說，具有可選擇電壓供 應以便符合或超過電路性能規格可能是有用的。同樣，針對特定電路而在兩個或兩個以上 供應之間選擇進而根據操作模式選擇、或可能減少功率消耗可能是有用的。此做法可涉及 可編程芯片上切換器以選擇所要電壓。為正確操作，所述切換器應能夠處置不同供應的不 同電壓及不同開啟/關閉時間。如果未適當考慮時序，則大襯底電流可能流動且導致裝置 的鎖定。常規可選擇電壓供應可使用通過大的PMOS晶體管實施的切換器。如果供應之間 的電壓差是大的，則PMOS晶體管的寄生二極管可導電。此情形可引起大的寄生電流，所述 大的寄生電流可導致晶體管裝置的多種擊穿現象。因此，存在對于電壓供應選擇器的需要，所述電壓供應選擇器可選擇特定電壓供 應同時消除漏電流以確保集成電路裝置適當起作用。
技術實現思路
呈現用于可選擇電壓供應的方法及設備，其消除或至少減輕及/或減小寄生電 流。在一個實施例中，呈現一種從多個電壓供應選擇供應電壓的電路。所述電路包 括第一晶體管，其經配置以選擇第一電壓供應；及第二晶體管，其經配置以選擇第二電壓 供應。所述電路進一步包括第一寄生電流禁止器，其耦合到第一晶體管、第一電壓供應及第 二電壓供應，其中所述第一寄生電流禁止器自動利用提供最高電壓的電壓供應以用于防止 襯底電流流經第一晶體管的體節點(bulk node) 0所述電路進一步包括第二寄生電流禁止 器，其耦合到第二晶體管、第一電壓供應及第二電壓供應，其中所述第二寄生電流禁止器自 動利用提供最高電壓的電壓供應以用于防止襯底電流流經第二晶體管的體節點。在另一實施例中，呈現一種用于在可選擇電壓供應中減輕寄生電流的電路。所述 電路包括第一 η-溝道晶體管，其具有連接到第一電壓供應的漏極節點及柵極節點，其中 所述第一 η-溝道晶體管在第一電壓供應有效時耦合第一供應切換晶體管的體節點及源極 節點；及第二 η-溝道晶體管，其具有連接到第二電壓供應的漏極節點及柵極節點。所述電 路進一步包括源極節點，其連接到第一 η-溝道晶體管的源極節點，其中第二 η-溝道晶體管在第一電壓供應無效時將反向偏壓施加到第一供應切換晶體管。所述電路可進一步包括第 一 P-溝道晶體管，其具有連接到第一電壓供應的柵極節點、連接到第二電壓供應的源極節 點，其中所述第一 P-溝道晶體管在第一電壓供應無效時耦合第二供應切換晶體管的體節 點及源極節點。所述電路可進一步包括第三η-溝道晶體管，其具有連接到第一電壓供應的 漏極節點及柵極節點以及連接到第一 P-溝道晶體管的漏極節點的源極節點，其中所述第 三η-溝道晶體管在第一電壓供應有效時將反向偏壓施加到第二供應切換晶體管。 在又一實施例中，呈現一種用于在具有多個電壓供應的電路中減輕寄生電流的方 法。所述方法包括接收具有開啟及關閉狀態的第一電壓選擇信號，其中開啟狀態對應于第 一電壓供應是有效的。所述方法進一步包括接收具有開啟及關閉狀態的第二電壓選擇信 號，其中開啟狀態對應于第二電壓供應是有效的。所述方法進一步包括自動確定由第一電 壓供應及第二電壓供應提供的最高電壓；及將所述最高電壓提供到第一晶體管的體節點及 第二晶體管的體節點。附圖說明呈現附圖以輔助描述本專利技術的實施例，且所述附圖僅出于說明所述實施例而不限 制所述實施例的目的而提供。圖IA到IC為描繪未消除寄生電流的示范性可選擇電壓供應電路的各種操作模式 的示意圖。圖2Α到2C為展示消除寄生電流的示范性可選擇電壓供應的各種操作模式的示意 圖。圖3為利用消除寄生電流的可選擇電壓供應的示范性移動終端的框圖。圖4Α到4Β為用于移動終端的發射器中的可選擇電壓供應的示范性應用的框圖。具體實施例方式在針對本專利技術的特定實施例的以下描述及相關圖式中揭示本專利技術的方面?？稍诓?偏離本專利技術的范圍的情況下設計替代實施例。此外，將不會詳細描述本專利技術的眾所周知的 元件，或將省略所述元件，以免混淆本專利技術的相關細節。詞語“示范性”在本文中用于意味著“充當實例、例子或說明”。本文中被描述為“示 范性”的任一實施例未必被解釋為相對于其它實施例來說是優選或有利的。同樣，術語“本 專利技術的實施例”并不要求本專利技術的所有實施例包括所論述的特征、優點或操作模式。如本 文中所使用，當涉及電壓供應時，術語“有效”用于意味著電壓供應可用于提供非零電壓時。 相反，當電壓供應為“無效”時，其是不可用的且僅提供0伏。如本文中所使用，術語“反向 偏壓”大體上用以描述將二極管置于反向偏壓或非導電狀態的跨越二極管的任何電壓值， 其可包括零伏或更小的電壓值。圖IA為描繪示范性可選擇電壓供應(SVS)IOO的示意圖，其不具有用于消除寄生 電流的電路且經呈現以說明可如何產生所述電流。可使用集成電路技術制造SVS 100，且 SVS 100可用于將電壓提供到形成于集成電路內的網絡的其它部分。SVS 100可包括晶體管110及115以及存在于輸入節點130及140處的兩個電壓 供應。舉例來說，一個電壓供應可在輸入節點130處提供2. 1伏(V)且另一個可在輸入節點140處提供2.7V。SVS 100可使用晶體管110及115作為切換器以選擇存在于輸入節點 130或140處的供應，且將所述所選擇的電壓作為V-提供到輸出節點120。可通過在晶體 管的相應控制節點處提供對應電壓選擇信號來切換每一晶體管。在圖IA中所展示的示范性SVS 100中，晶體管110、115可為p_溝道金屬氧化物 半導體場效應晶體管(pMOSFET)。ρ-溝道晶體管110可使其源極節點及體節點連接到輸入 節點130且使其漏極節點連接到輸出節點120?？捎呻妷哼x擇信號“Select_V_2. 1”控制 P-溝道晶體管110，可將所述信號呈現到此晶體管的柵極節點。以類似方式，P-溝道晶體 管115可使其源極節點及體節點連接到輸入節點140且使其漏極節點連接到輸出節點120。 可由電壓選擇信號“Select_V_2. 7”控制ρ-溝道晶體管115，可將所述信號呈現到此晶體管 的柵極節點?？捎蓛炔考?或外部裝置(例如，處理器(未圖示))來控制兩個電壓選擇信 號。為了選擇輸入節點130處的2. IV供應，可通過將電壓選擇信號Select_V_2. 1設 定為開啟及將電壓選擇信號Select_V_2. 7設定為關閉以將晶體管115置于非導電狀態來 將P-溝道晶體管110置于導電狀態。這些設定允許輸入節點130處的2. 1伏經由晶體管 110傳播到輸出節點120上。相反，為了選擇輸入節點140處的2.7V供應，可通過將電壓選擇信號Select_ V_2.7設定為開啟及將電壓選擇信號Select_V_2. 1設定為關閉以將晶體管110置于非導電 狀態，而將晶體管115置于導電狀態。兩本文檔來自技高網...

【技術保護點】
一種從多個電壓供應中選擇供應電壓的電路，其包含：第一晶體管，其經配置以選擇第一電壓供應；第二晶體管，其經配置以選擇第二電壓供應；第一寄生電流禁止器，其耦合到所述第一晶體管、所述第一電壓供應及所述第二電壓供應，其中所述第一寄生電流禁止器自動利用提供最高電壓的所述電壓供應以用于防止襯底電流流經所述第一晶體管的體節點；以及第二寄生電流禁止器，其耦合到所述第二晶體管、所述第一電壓供應及所述第二電壓供應，其中所述第二寄生電流禁止器自動利用提供所述最高電壓的所述電壓供應以用于防止襯底電流流經所述第二晶體管的體節點。

【技術特征摘要】
【國外來華專利技術】US 2007-11-5 11/935,186一種從多個電壓供應中選擇供應電壓的電路，其包含第一晶體管，其經配置以選擇第一電壓供應；第二晶體管，其經配置以選擇第二電壓供應；第一寄生電流禁止器，其耦合到所述第一晶體管、所述第一電壓供應及所述第二電壓供應，其中所述第一寄生電流禁止器自動利用提供最高電壓的所述電壓供應以用于防止襯底電流流經所述第一晶體管的體節點；以及第二寄生電流禁止器，其耦合到所述第二晶體管、所述第一電壓供應及所述第二電壓供應，其中所述第二寄生電流禁止器自動利用提供所述最高電壓的所述電壓供應以用于防止襯底電流流經所述第二晶體管的體節點。2.根據權利要求1所述的電路，其中所述第一寄生電流禁止器將所述最高電壓施加到 所述第一晶體管的所述體節點，且所述第二寄生電流禁止器將所述最高電壓施加到所述第 二晶體管的所述體節點。3.根據權利要求1所述的電路，其中所述第一寄生電流禁止器進一步包含第三晶體管，其具有連接到所述第一電壓供應的漏極節點及柵極節點以及連接到所述 第一晶體管的所述體節點的源極節點；以及第四晶體管，其具有連接到所述第二電壓供應的漏極節點及柵極節點以及連接到所述 第三晶體管的所述源極節點的源極節點。4.根據權利要求2所述的電路，其中所述第三及第四晶體管為η-溝道晶體管。5.根據權利要求1所述的電路，其中所述第二寄生電流禁止器進一步包含第五晶體管，其具有連接到所述第一電壓供應的柵極節點、連接到所述第二電壓供應 的源極節點及連接到所述第二晶體管的所述體節點的漏極及體節點；以及第六晶體管，其具有連接到所述第一電壓供應的漏極節點及柵極節點、連接到所述第 五晶體管的所述漏極節點的源極節點。6.根據權利要求5所述的電路，其中所述第五晶體管為ρ-溝道晶體管且第六晶體管為 η-溝道晶體管。7.根據權利要求1所述的電路，其中所述第一晶體管為P-溝道晶體管，其具有連接到所述第一電壓供應的源極節點、耦合 到所述第一寄生電流禁止器的所述體節點、耦合到輸出節點的漏極節點及接收第一電壓選 擇信號的柵極節點，且進一步其中所述第二晶體管為P-溝道晶體管，其具有連接到所述第二電壓供應的源極節點、耦合 到所述第二寄生電流禁止器的所述體節點、耦合到所述輸出節點的漏極節點及接收第二電 壓選擇信號的柵極節點。8.根據權利要求7所述的電路，其中所述第一晶體管在所述第一電壓選擇信號為開啟狀態時完成所述第一電壓供應與所 述輸出節點之間的電流路徑；以及所述第二晶體管在所述第二電壓選擇信號被設定處于開啟狀態時完成所述第二電壓 供應與所述輸出節點之間的電流路徑。9.根據權利要求1所述的電路，其中所述電路將選自多個電壓供應的供應電壓提供到 移動終端中的一個或一個以上組件。10.根據權利要求9所述的電路，其中所述所選擇的供應電壓被提供到所述移動終端 內的正交調制器與可變增益放大器單元內的變壓器的初級側。11.根據權利要求9所述的電路，其中所述所選擇的供應電壓被提供到所述移動終端 內的低噪聲放大器、降頻轉換器或壓控振蕩器中的至少一者。12.一種用于減輕可選擇電壓供應中的寄生電流的電路，其包含第一 η-溝道晶體管，其具有連接到第一電壓供應的漏極節點及柵極節點，其中所述第 一 η-溝道晶體管在所述第一電壓供應有效時耦合第一供應切換晶體管的體節點及源極節 點；以及第二 η-溝道晶體管，其具有連接到第二電壓供應的漏極節點及柵極節點以及連接到 所述第一 η-溝道晶體管的所述源極節點的源極節點，其中所述第二 η-溝道晶體管在所述 第一電壓供應無效時將反向偏壓施加到所述第一供應切換晶體管。13.根據權利要求12所述的...

【專利技術屬性】
技術研發人員：馬爾科卡西亞，阿里斯托泰萊哈吉克里斯托，康納多諾萬，李桑奧，
申請(專利權)人：高通股份有限公司，
類型：發明
國別省市：US[美國]