【技術實現步驟摘要】
本專利技術涉及通信及抗干擾，具體涉及基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路及方法。
技術介紹
1、隨著信息技術的飛速發展，海量的無線設備和數據交互使得有限的頻率資源更加擁擠，導致彼此之間的干擾日益嚴重、電磁環境日愈復雜，對抗干擾、抗攔截和多址通信的需求更加迫切。針對此情況，最為有效的解決方案是采用擴頻通信技術。
2、跳頻通信是目前最流行的擴頻通信技術之一，與傳統的固定頻率通信相比，具有抗干擾、截獲概率低、多址組網和抗衰落能力等優點。跳頻同步技術是指將接收到的跳頻信號與本地跳頻信號的頻率和相位對齊的過程，作為跳頻通信系統中最關鍵的技術之一，同步的速度和可靠性直接影響到整個系統的性能。
3、傳統的跳頻同步方法包括捕獲和跟蹤兩個過程。采集過程完成粗同步，將時鐘誤差減小到1跳頻周期內。跟蹤過程完成細同步，盡可能減小時鐘誤差。現有技術中一般采用鎖相環原理來完成同步信息的跟蹤過程，常用的鎖相環有兩種：τ-抖動鎖相環和延遲鎖相環，兩種都屬于“超前-滯后型鎖定環”。延遲鎖相環需要利用超前滯后的兩路跳頻載波去產生誤差信號，結構相對復雜，耗費硬件資源，而τ-抖動鎖相環利用單個鎖相環檢測出誤差信號，結構相對簡單，消耗的硬件資源比較少，易于硬件實現。但兩種鎖相環都需要提取本地跳頻時鐘與發端跳頻時鐘具體的誤差大小、以及判斷出本地跳頻時鐘是超前還是滯后，然后根據誤差大小以及超前滯后指示信號，不斷地去調整本地跳頻時鐘，這會導致“粗同步+細同步”整個同步時間過長。因此，有必要研究一種結構相對簡單且能快速實現同步的同步電路架構和方法。
技術實現思路
1、本專利技術的目的在于提供基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路及方法，以達到高安全跳頻通信超寬帶、高跳速和低復雜度跳頻解跳及跳頻同步的目的。
2、為實現上述目的，本專利技術采用如下技術方案：
3、一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路，包括：天線、低噪聲放大器、鏡頻抑制混頻器、低通濾波器、agc放大器、以及控制模塊；
4、所述天線用于接收寬帶跳頻信號，并將寬帶跳頻信號經低噪聲放大器放大后發送至鏡頻抑制混頻器；
5、所述鏡頻抑制混頻器包括i/q混頻器和90°電橋；i/q混頻器接收低噪聲放大后的跳頻信號和微波本振信號，在微波本振信號的驅動下對跳頻信號進行鏡頻抑制下變頻，實現解跳得到中頻信號由90°電橋依次傳輸至低通濾波器；
6、所述低通濾波器用于抑制中頻信號中的高頻雜波；
7、所述agc放大器接收低通濾波器輸出的中頻信號，并對其進行功率放大后分成兩路，其中一路作為輸出信號輸出；另一路傳輸至同步電路模塊；
8、所述同步電路模塊包括包絡檢波器、模數轉換器、fpga模塊、頻率綜合器和帶通濾波器；包絡檢波器接收agc放大器放大后的中頻信號，并從中頻信號中提取出包絡信號傳輸至模數轉換器；模數轉換器對包絡信號進行采樣，得到數字包絡信號傳輸給fpga模塊；fpga模塊用于對收到的數字包絡信號依次進行濾波消抖、上升沿檢測、門限檢測、高電平計數等處理，并根據處理結果生成用于實現跳頻同步跟蹤的頻率控制字；所述頻率綜合器接收fpga模塊提供的頻率控制字，根據收到頻率控制字生成相應頻率的微波本振信號經帶通濾波器傳輸至i/q混頻器。
9、進一步的，所述fpga模塊包括濾波消抖模塊、上升沿檢測模塊、門限檢測模塊、pn碼產生模塊、高電平計數模塊和spi通信模塊；
10、所述濾波消抖模塊接收模數轉換器提供的數字包絡信號，并消除數字包絡信號中的抖動，以降低因抖動導致的虛警概率并保證捕獲精度；
11、所述上升沿檢測模塊接收消除抖動后的數字包絡信號，并對數字包絡信號中的上升沿進行識別，在識別到上升沿后觸發門限檢測模塊工作；所述門限檢測模塊對上升沿之后的電平進行判決，當其為高電平時進行時間積累，待時間積累至預設時間閾值后，同時觸發pn碼產生模塊產生跳頻頻率對應的偽隨機序列碼發送至spi通信模塊、觸發高電平計數模塊對高電平進行時間累計；
12、所述高電平計數模塊在高電平時間累計達到預設門限時間時，觸發使能spi通信模塊根據收到的偽隨機序列碼生成對應的頻率控制字并發送至頻率綜合器。
13、進一步的，所述上升沿檢測模塊采用兩個寄存器延遲兩拍進行邏輯判斷的方式進行上升沿檢測；若前一狀態d[1]為低電平，后一狀態d[0]為高電平，則為上升沿。
14、進一步的，所述低通濾波器的截止頻率ft大于中頻信號的頻率fif，小于中頻信號頻率fif與信道間隔△f之和。
15、進一步的，所述agc放大器為自動增益控制放大器。
16、一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步方法，包括以下步驟：
17、步驟1、接收跳頻信號；
18、步驟2、對跳頻信號進行鏡頻抑制下變頻處理得到中頻信號，對中頻信號依次進行低通濾波、功率放大、以及包絡檢波處理后得到頻率與跳頻周期相同的包絡信號；
19、步驟3、使用模數轉換器采樣高電平包絡信號和低電平包絡信號，并對其進行差分處理后轉換為數字包絡信號；
20、步驟4、在系統時鐘下，使用fpga芯片對數字包絡信號進行處理，生成用于控制頻率跳變的頻率控制字；
21、步驟5、根據頻率控制字生成微波本振信號，以用于驅動跳頻信號進行下變頻處理，實現跳頻同步跟蹤。
22、采用上述技術方案后，本專利技術具有了以下優點：
23、1、本專利技術采用自動增益控制放大器實現寬帶跳頻帶寬內的信道補償，可改善寬帶衰落變化大導致的不平坦和同步易丟失問題；
24、2、本專利技術采用雙通道檢波和雙通道采樣的方案，通過差分運算可消除溫漂帶來的影響；
25、3、本專利技術采用上升沿檢測與門限檢測相結合的方法同時實現傳統跳頻方法中的捕獲與跟蹤過程，簡化同步時間并節省硬件資源。
本文檔來自技高網...【技術保護點】
1.一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路，包括：天線、低噪聲放大器、鏡頻抑制混頻器、低通濾波器、AGC放大器、以及控制模塊，其特征在于：
2.根據權利要求1所述的一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路，其特征在于：所述FPGA模塊包括濾波消抖模塊、上升沿檢測模塊、門限檢測模塊、PN碼產生模塊、高電平計數模塊和SPI通信模塊；
3.根據權利要求2所述的一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路，其特征在于：所述上升沿檢測模塊采用兩個寄存器延遲兩拍進行邏輯判斷的方式進行上升沿檢測；若前一狀態D[1]為低電平，后一狀態D[0]為高電平，則為上升沿。
4.根據權利要求1所述的一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路，其特征在于：所述低通濾波器的截止頻率fT大于中頻信號的頻率fIF，小于中頻信號頻率fIF與信道間隔△f之和。
5.根據權利要求1至4任一項所述的一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路，其特征在于：所述AGC放大器為自動增益控制放大器。
6.一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步
...【技術特征摘要】
1.一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路，包括：天線、低噪聲放大器、鏡頻抑制混頻器、低通濾波器、agc放大器、以及控制模塊，其特征在于：
2.根據權利要求1所述的一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路，其特征在于：所述fpga模塊包括濾波消抖模塊、上升沿檢測模塊、門限檢測模塊、pn碼產生模塊、高電平計數模塊和spi通信模塊；
3.根據權利要求2所述的一種基于邊沿檢測的捕獲跟蹤一體化跳頻自同步電路，其特征在于：所述上升沿檢測模塊采用兩個寄存器延遲兩拍進行邏輯判斷的...
【專利技術屬性】
技術研發人員：劉洋，張健，吳祥，李沫，楊帆，姜昊，陳飛良，
申請(專利權)人：電子科技大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。