【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及集成電路，特別涉及一種三態(tài)輸入端口電路及包括其的芯片、顯示面板和顯示設(shè)備。
技術(shù)介紹
1、電子電路的輸入信號包括高電平、低電平和高阻態(tài)等三種基本邏輯狀態(tài)，對于具有這三種邏輯狀態(tài)的信號，簡稱為三態(tài)信號。設(shè)計電路時，通常會采用一個檢測電路來識別輸入處于何種狀態(tài)，然后根據(jù)不同的輸入狀態(tài)對系統(tǒng)進(jìn)行相應(yīng)的配置。
2、在現(xiàn)有技術(shù)中，已有的三態(tài)輸入端口電路結(jié)構(gòu)相對復(fù)雜、功耗較大，且難以適配較大范圍的電源電壓變化。傳統(tǒng)的三態(tài)輸入端口電路在高噪聲、電源電壓不穩(wěn)定時還會出現(xiàn)檢測錯誤的情況，抗干擾能力較差。
3、因此，希望能有一種新的三態(tài)輸入端口電路，能夠克服上述問題。
技術(shù)實現(xiàn)思路
1、鑒于上述問題，本專利技術(shù)的目的在于提供一種三態(tài)輸入端口電路及包括其的芯片、顯示面板和顯示設(shè)備，特別是一種三態(tài)輸入端口電路架構(gòu)，從而適配電源電壓變化較大的應(yīng)用場景。
2、根據(jù)本專利技術(shù)的一方面，提供一種三態(tài)輸入端口電路，包括：
3、接收端，所述接收端接收輸入信號；
4、第一支路，所述第一支路的第一端與所述接收端相連接，所述第一支路的第二端連接至第一輸出端；
5、第二支路，所述第二支路的第一端與所述接收端相連接，所述第二支路的第二端連接至第二輸出端；以及
6、偏置電壓源，所述偏置電壓源與所述第一支路相連接以控制流經(jīng)所述第一支路的電流；所述偏置電壓源與所述第二支路相連接以控制流經(jīng)所述第二支路的電流，
7、其中，所述接
8、可選地，所述三態(tài)輸入端口電路還包括：
9、濾波單元，所述濾波單元與所述接收端相連接，以對所述輸入端和/或電源噪聲進(jìn)行濾波。
10、可選地，所述三態(tài)輸入端口電路還包括第一晶體管、第二晶體管、第三晶體管和第四晶體管；
11、所述第一晶體管的第一端與所述接收端相連接，所述第一晶體管的第二端與所述第三晶體管的第一端相連接，所述第一晶體管的第三端與所述偏置電壓源相連接；
12、所述第二晶體管的第一端與所述第四晶體管的第二端相連接，所述第二晶體管的第二端與所述接收端相連接，所述第二晶體管的第三端與所述偏置電壓源相連接；
13、所述第三晶體管的第三端連接至所述第三晶體管的第一端；
14、所述第四晶體管的第一端接地，所述第四晶體管的第三端連接至所述第四晶體管的第二端，
15、其中，所述第一晶體管為pmos管，所述第一晶體管的第一端為漏極，所述第一晶體管的第二端為源極，所述第一晶體管的第三端為柵極；
16、所述第二晶體管為nmos管，所述第二晶體管的第一端為源極，所述第二晶體管的第二端為漏極，所述第二晶體管的第三端為柵極；
17、所述第三晶體管為pmos管，所述第三晶體管的第一端為漏極，所述第三晶體管的第二端為源極，所述第三晶體管的第三端為柵極；
18、所述第四晶體管為nmos管，所述第四晶體管的第一端為源極，所述第四晶體管的第二端為漏極，所述第四晶體管的第三端為柵極。
19、可選地，所述三態(tài)輸入端口電路還包括第五晶體管、第六晶體管、第七晶體管和第八晶體管；
20、所述第五晶體管的第一端連接至所述第一輸出端，所述第五晶體管的第三端連接至所述第一晶體管的第二端；
21、所述第六晶體管的第一端接地，所述第六晶體管的第二端連接至所述第一輸出端；
22、所述第七晶體管的第一端連接至所述第二輸出端；
23、所述第八晶體管的第一端接地，所述第八晶體管的第二端連接至所述第二輸出端，所述第八晶體管的第三端連接至所述第二晶體管的第一端；
24、其中，所述第五晶體管為pmos管，所述第五晶體管的第一端為漏極，所述第五晶體管的第二端為源極，所述第五晶體管的第三端為柵極；
25、所述第六晶體管為nmos管，所述第六晶體管的第一端為源極，所述第六晶體管的第二端為漏極，所述第六晶體管的第三端為柵極；
26、所述第七晶體管為pmos管，所述第七晶體管的第一端為漏極，所述第七晶體管的第二端為源極，所述第七晶體管的第三端為柵極；
27、所述第八晶體管為nmos管，所述第八晶體管的第一端為源極，所述第八晶體管的第二端為漏極，所述第八晶體管的第三端為柵極。
28、可選地，所述三態(tài)輸入端口電路還包括第一電阻和第一電容；
29、所述第一電阻的第一端與所述接收端相連接；所述第一電阻的第二端分別與所述第一電容的第一端、所述第六晶體管的第三端和所述第七晶體管的第三端相連接；
30、所述第一電容的第二端接地。
31、可選地，所述三態(tài)輸入端口電路還包括：
32、第二電阻，所述第二電阻的第一端與所述接收端相連接，所述第二電阻的第二端分別與所述第一電阻的第一端、所述第一晶體管的第一端和所述第二晶體管的第二端相連接。
33、可選地，所述偏置電壓源包括共源共柵放大器。
34、可選地，所述共源共柵放大器包括第九晶體管、第十晶體管、第十一晶體管、第十二晶體管和第十三晶體管；
35、所述第九晶體管的第一端連接至所述第十晶體管的第二端，所述第九晶體管的第二端連接至第一偏置節(jié)點，所述第九晶體管的第三端連接至所述第一偏置節(jié)點；
36、所述第十晶體管的第一端接地，所述第十晶體管的第二端連接至所述第十晶體管的第三端，所述第十晶體管的第三端連接至所述第十三晶體管的第三端；
37、所述第十一晶體管的第一端連接至所述第十二晶體管的第二端，所述第十一晶體管的第三端連接至所述第十一晶體管的第一端；
38、所述第十二晶體管的第一端連接至第二偏置節(jié)點，所述第十二晶體管的第三端連接至所述第二偏置節(jié)點；
39、所述第十三晶體管的第一端接地，所述第十三晶體管的第二端連接至所述第二偏置節(jié)點，
40、其中，所述第九晶體管為nmos管，所述第九晶體管的第一端為源極，所述第九晶體管的第二端為漏極，所述第九晶體管的第三端為柵極；
41、所述第十晶體管為nmos管，所述第十晶體管的第一端為源極，所述第十晶體管的第二端為漏極，所述第十晶體管的第三端為柵極；
42、所述第十一晶體管為pmos管，所述第十一晶體管的第一端為漏極，所述第十一晶體管的第二端為源極，所述第十一晶體管的第三端為柵極；
43、所述第十二晶體管為pmos管，所述第十二晶體管的第一端為漏極，所述第十二晶體管的第二端為源極，所述第十二晶體管的第三端為柵極；
44、所述第十三晶體管為nmos管，所述第十三晶體管的第一端為源極，所述第十三晶體管的第二端為漏極，所述第十三晶體管的第三端為柵極。
45、可選地，所述三態(tài)輸入端口電路還包括第一晶體管和第二晶體管；
46、所述第本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點】
1.一種三態(tài)輸入端口電路，包括：
2.根據(jù)權(quán)利要求1所述的三態(tài)輸入端口電路，其中，所述三態(tài)輸入端口電路還包括：
3.根據(jù)權(quán)利要求1所述的三態(tài)輸入端口電路，其中，所述三態(tài)輸入端口電路還包括第一晶體管、第二晶體管、第三晶體管和第四晶體管；
4.根據(jù)權(quán)利要求3所述的三態(tài)輸入端口電路，其中，所述三態(tài)輸入端口電路還包括第五晶體管、第六晶體管、第七晶體管和第八晶體管；
5.根據(jù)權(quán)利要求4所述的三態(tài)輸入端口電路，其中，所述三態(tài)輸入端口電路還包括第一電阻和第一電容；
6.根據(jù)權(quán)利要求5所述的三態(tài)輸入端口電路，其中，所述三態(tài)輸入端口電路還包括：
7.根據(jù)權(quán)利要求1所述的三態(tài)輸入端口電路，其中，所述偏置電壓源包括共源共柵放大器。
8.根據(jù)權(quán)利要求7所述的三態(tài)輸入端口電路，其中，所述共源共柵放大器包括第九晶體管、第十晶體管、第十一晶體管、第十二晶體管和第十三晶體管；
9.根據(jù)權(quán)利要求8所述的三態(tài)輸入端口電路，其中，所述三態(tài)輸入端口電路還包括第一晶體管和第二晶體管；
10.一種芯片，包括：
...【技術(shù)特征摘要】
1.一種三態(tài)輸入端口電路，包括：
2.根據(jù)權(quán)利要求1所述的三態(tài)輸入端口電路，其中，所述三態(tài)輸入端口電路還包括：
3.根據(jù)權(quán)利要求1所述的三態(tài)輸入端口電路，其中，所述三態(tài)輸入端口電路還包括第一晶體管、第二晶體管、第三晶體管和第四晶體管；
4.根據(jù)權(quán)利要求3所述的三態(tài)輸入端口電路，其中，所述三態(tài)輸入端口電路還包括第五晶體管、第六晶體管、第七晶體管和第八晶體管；
5.根據(jù)權(quán)利要求4所述的三態(tài)輸入端口電路，其中，所述三態(tài)輸入端口電路還包括第一電阻和第一電容；
6.根據(jù)權(quán)利要求5...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：馬英杰，
申請(專利權(quán))人：北京集創(chuàng)北方科技股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。