可變碼速的復用分路器及復用分路方法技術

本發明專利技術公開一種可變碼速的復用分路器及復用分路方法，先經串入／并出移位寄存器將輸入串行碼流變換為并行碼流，再將碼流中的字節按要求排列，最后經并入／串出變換器變換成碼速不同于輸入碼速的串行碼流。復用分路器中的主要器件是串入／并出移位寄存器、鎖存器和Ｐ／Ｓ變換器。電路中沒有八選一這樣的器件，時延易于控制，且可做到高速度，減小了實際困難。且可適于更多個輸入碼流的情形。（*該技術在2019年保護過期，可自由使用*）

【技術實現步驟摘要】

【技術保護點】
一種可變碼速的復用分路器，包括復用器部分和分路器部分，其中復用器部分包括串入／并出移位寄存器、鎖存器（２），分路器部分包括鎖存器（２’）、串入／并出移位寄存器（３’），其特征是：在復用器部分中，所述串入／并出移位寄存器中還包括有排序電路，組成Ｓ／Ｐ變換及排序電路（１），其輸入端是多路低速碼流ＨＷ０、ＨＷ１……ＨＷｎ，其輸出端為并行碼流，輸出并行碼流的排列順序為： ＨＷ０ＴＳ０ ＨＷ１ＴＳ０…ＨＷｎＴＳ０ ＨＷ０ＴＳ１ ＨＷ１ＴＳ１…ＨＷｎＴＳ１……ＨＷ０ＴＳ３１ ＨＷ１ＴＳ３１…ＨＷｎＴＳ３１ 其中ＴＳ０、ＴＳ１…ＴＳ３１為每個碼流中的時隙；根據輸入碼流的路數和鎖存器（２）位數，將上述并行碼流等分成一組或多組，相應地，鎖存器（２）也有一個或多個，每個鎖存器（２）對應一組并行碼流；所有鎖存器（２）的時鐘頻率相同而相位不同，其輸出信號分別輸入到多個Ｐ／Ｓ變換器（３），或輸入到一個Ｐ／Ｓ變換器（３）的多個輸入端；所述Ｐ／Ｓ變換器（３）的輸出端即為高速串行碼流的輸出端；所述分路器部分中，在鎖存器（２’）之前接有Ｓ／Ｐ變換器（１’），所述Ｓ／Ｐ變換器（１’）的輸入端即為分路器的高速碼流輸入端，其輸出端接鎖存器（２’）的輸入端；鎖存器（２’）的輸出端接Ｐ／Ｓ變換電路（３’）輸入端，Ｐ／Ｓ變換電路（３’）的輸出端即為分路器的低速碼流輸出端。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：舒曦輝，
申請(專利權)人：華為技術有限公司，
類型：發明
國別省市：44[中國|廣東]