基于微處理器的嵌入式防火墻制造技術(shù)

一種基于微處理器的嵌入式防火墻，屬網(wǎng)絡(luò)信息安全領(lǐng)域。本發(fā)明專利技術(shù)包括微處理器ＣＰＵ（１）、內(nèi)存（２）、電源模塊（３）、晶振模塊（４）、Ｆｌａｓｈ芯片（５）、第一片百兆網(wǎng)卡芯片（６）、第二片百兆網(wǎng)卡芯片（７）、第一部分調(diào)試電路（８）、第二部分調(diào)試電路（９）、第一塊網(wǎng)絡(luò)接口（１０）、第二塊網(wǎng)絡(luò)接口（１１）。本發(fā)明專利技術(shù)與現(xiàn)有技術(shù)相比，成本低、功耗低、控制手段靈活、性能高，既可實(shí)現(xiàn)單點(diǎn)安全防護(hù)，也可實(shí)現(xiàn)企業(yè)范圍內(nèi)的整體安全防護(hù)。

【技術(shù)實(shí)現(xiàn)步驟摘要】

【技術(shù)保護(hù)點(diǎn)】
一種基于微處理器的嵌入式防火墻，其特征在于，包括微處理器ＣＰＵ（１）、內(nèi)存（２）、電源模塊（３）、晶振模塊（４）、Ｆｌａｓｈ芯片（５）、第一片百兆網(wǎng)卡芯片（６）、第二片百兆網(wǎng)卡芯片（７）、第一部分調(diào)試電路（８）、第二部分調(diào)試電路（９）、第一塊網(wǎng)絡(luò)接口（１０）、第二塊網(wǎng)絡(luò)接口（１１），其中內(nèi)存（２）的輸入／輸出端、Ｆｌａｓｈ芯片（５）的輸入／輸出端、第一片百兆網(wǎng)卡芯片（６）的輸入／輸出端、第二片百兆網(wǎng)卡芯片（７）的輸入／輸出端分別通過(guò)內(nèi)部總線的連接方式與微處理器ＣＰＵ（１）相連，第一片百兆網(wǎng)卡芯片（６）的輸入／輸出端連于第一塊網(wǎng)絡(luò)接口（１０），第二片百兆網(wǎng)卡芯片（７）的輸入／輸出端連于第二塊網(wǎng)絡(luò)接口（１１），電源模塊（３）輸出端、晶振模塊（４）的輸出端分別連于微處理器的ＣＰＵ（１），第一部分調(diào)試電路（８）與第二部分調(diào)試電路（９）分別連于微處理器的ＣＰＵ（１），其中第一部分調(diào)試電路（８）為串口調(diào)試，完成串口電平轉(zhuǎn)換，第二部分調(diào)試電路（９）為ＪＴＡＧ，采用排線與微處理器的ＣＰＵ（１）相連。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：陳兵，張峰，
申請(qǐng)(專利權(quán))人：南京航空航天大學(xué)，
類型：發(fā)明
國(guó)別省市：84[中國(guó)|南京]