用于由多列不同存儲器陣列共享的限流分壓器的裝置和方法制造方法及圖紙

一種存儲器件，包括：　第一存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個對該相應列進行預充電的平衡電路；　第二存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個對該相應列進行預充電的平衡電路；以及　分壓 器，其連接到一個預充電電壓源，并且還連接到所述第一存儲器陣列中的一列的至少一個平衡電路和所述第二存儲器陣列中的一列的至少一個平衡電路，該分壓器用于限制由所述平衡電路從所述預充電電壓源中引出的電流。（*該技術在2023年保護過期，可自由使用*）

【技術實現步驟摘要】
【國外來華專利技術】用于由多列不同存儲器陣列共享的 限流分壓器的裝置和方法專利
本專利技術一般涉及計算機存儲器領域，尤其涉及一種用于共享多列 不同存儲器陣列之間的限流分壓器的裝置和方法，從而為高密度DRAM架構提供靈活的布圖選項。 技術背景正如通常所知的那樣，傳統的動態隨機存取存儲器(DRAM)器 件包括多個存儲器陣列，這些存儲陣列具有按行和列排列的存儲器單 元的。典型情況下，每個存儲器單元由一個作為存儲節點的電容器和 一個存取器件組成，該存取器件將該電容器連接到一個感應節點，在 該感應節點處， 一個讀出放大器(sense amplifier)感應和放大該電容 器的充電狀態。典型情況下，用一條數字線(digit line)來表示該感 應節點。數字線分組為互補對，連接到相應的讀出放大器。 一對數字 線代表一列存儲器單元。用于一行存儲器單元的存取器件連接到一條 字線(word line),當激活該字線時，其將存儲器單元連接到相應的 數字線。作為訪問存儲器單元的過程的一部分，數字線對在存儲器單元存 取操作準備中由一個預充電電路進行預充電。預充電平衡了數字 線對的電壓，并將數字線對的電壓設定為一個預充電電壓電平，后者 通常是該存儲器件電源電壓的一半。在預充電操作中，所有字線接地， 以保證不改變存儲器單元電容器存儲的充電狀態。當訪問存儲器單元 時，激活一條字線，以將該行存儲器單元連接到相應的數字線。 一次 只能激活存儲器單元陣列的一行，其它存儲器單元的字線接地，以確 保這些存取器件保持非激活狀態。當連接到相應的數字線時，激活的 這行存儲器單元的電容器從預充電電壓電平改變數字線的電壓。通過連接到該相應數字線的讀出放大器，來檢測電壓改變，并將其放大。還是如同通常所知的那樣，諸如DRAM之類的存儲器件包括冗 余的存儲器行和列，以取代有缺陷的存儲器行和列。也就是說，將有 缺陷的存儲器位置的存儲地址重新映射為冗余的存儲器。因此，盡管 某個存儲器件可能包括一些有缺陷的存儲器，但它仍然能夠通過使用 冗余存儲器而正常工作。例如，當數字線短路連接到字線時，會發生 公知的故障模式。如前所述，在存儲器訪問操作中，除了被訪問的這 行存儲器單元外，所有字線都接地。在數字線與字線短路的地方，該 數字線將保持為接地電勢。因此，不管該列存儲器單元中任何一個存 儲器單元的電壓電平如何，讀出放大器都將感應到低電壓電平并將其 放大。此外，與數字線短路連接的字線上的附加負載可能會使得該字 線不能在短路區域中獲得足夠的電壓電平以將這些存儲器單元連接 到相應的數字線。所以，短路附近的短路行的存儲器單元也是有缺陷 的。有缺陷的列和行導致一種故障模式，其產生有缺陷存儲器單元的 交叉。很多情況下，假設交叉故障的數量不超過可用冗余存儲器 行和列的數量，則可以重新映射有缺陷存儲器單元的存儲地址，以使 得可通過使用冗余存儲器而正常操作該存儲器件。然而，即使有足夠數量的冗余存儲器，也不能保證有交叉故障的 存儲器件可以正常工作。盡管可以用冗余存儲器行和列代替有缺陷的 存儲器列和行，但短路仍然存在。如前所述，在備用狀態下，將字線 接地，將數字線平衡并預充電到一個預充電電壓電平。因此，數字線 和字線之間的短路提供了從預充電電壓源到地之間的直接連通，這 樣，在預充電電壓源上形成過高的電流負載。在額外電流負載超出預 充電電壓源的電流驅動能力的情況下，該預充電電壓源的電壓電平可 能會降到低于可接受的預充電電壓電平。因此，除短路數字線外的其 它數字線可能也得不到充分的預充電，從而致使其它正常的數字線的 存儲器單元也發生故障。即使在其它正常數字線不出故障或者冗余存 儲器列可以替代有故障的數字線的不太極端的情況下，由于數字線短 路連接到字線所導致的額外電流負載也會造成更大的功耗。對于交叉故障的情況， 一種用于限制預充電電壓源上電流負載的傳統方法是在預充電電壓源和存儲器列的預充電電路之間連接一個 二極管耦合耗盡型n溝道MOS (NMOS)晶體管。該耗盡型NMOS 晶體管表現為一種限流器件，用來將預充電電壓源上的最大電流負載 限制到可接受的程度，從而實現數字線的充分預充電。Kirihata等的 Fault-Tolerant designs for 256 Mb DRAM (IEEE, J. Solid-State Circuits,第31巻，第558-66頁，April 1996)對該傳統方法進行了 詳細描述。盡管上述方法很有效，但形成耗盡型NMOS需要附加的 耗盡注入步驟作為制造工藝的一部分。而通常情況下，增加處理歩驟 是不太理想的，因為這必然導致制造產量的下降。因此，需要另一種在其它可修復缺陷造成過高電流負載情況下限 制電壓源上的電流負載的方法。
技術實現思路
本專利技術涉及一種具有限流分壓器的存儲器件，該限流分壓器被多 列不同存儲器陣列共享，其限制電壓源上的電流負載，以防止其他可 修復器件出現故障。該存儲器件包括第一和第二存儲器陣列，第一和 第二存儲器陣列具有按行和列排列的存儲器單元。第一和第二存儲器 陣列中的每列都連接到一個均衡電路，以對該列進行預充電。該存儲 器件中還包括一個分壓器，其連接到該預充電電壓源并且還連接到第 一存儲器陣列的至少一個平衡電路和第二存儲器陣列的至少一個平衡電路。該分壓器限制由平衡電路從該預充電電壓源引出的電流。在 本專利技術的一個方面中，將一個讀出放大器區域設置在第一和第二存儲 器陣列之間。在該讀出放大器區域中形成讀出放大器，同時還在其中 形成分壓器。每個讀出放大器連接到第一存儲器陣列的一列和第二存 儲器陣列的一列。附圖簡述附圖說明圖1是一個存儲器件的讀出放大器區域和存儲器陣列區域的部 分的簡圖。圖2是根據本專利技術實施例的一個存儲器件的讀出放大器區域和存儲器陣列區域的部分的簡圖。圖3是包括根據本專利技術實施例的存儲器件的計算機系統的功能 框圖。專利技術詳述本專利技術的實施例涉及具有限流分壓器(bleeder)的存儲器件，在 多列不同存儲器陣列之間共享該限流分壓器，在由于可修復缺陷導致 過高電流負載情況下，該限流分壓器限制電壓源上的電流負載。下面 結合附圖，詳細描述本專利技術的示例性實施例，附圖是說明書的一部分， 示例性地描述了實現本專利技術的具體實施例。根據對這些實施例的描述 詳細，本領域技術人員足以實現本專利技術。但是，本領域技術人員應當 明白的是，也可以不采用這些具體實施例來實現本專利技術。在其它情況 下，為了更清楚地說明本專利技術，省略了對公知電路、控制信號、定時 協議和軟件操作的詳細描述。在不脫離本專利技術思想或保護范圍的前提 下，可以使用其他實施例并可對其進行修改。因此，下面的詳細描述 沒有限制性意味，本專利技術的保護范圍由所附加的權利要求進行定義。圖1示出了位于存儲器陣列區域110a、 110b之間的一個讀出放 大器區域120。應當理解的是圖l只是一張簡圖，為了更清楚地說 明本專利技術，省略了細節內容。但是，即使省略這些細節，對于本領域 普通技術人員而言，也能根據這里提供的描述來實施本專利技術。通常情況下，在存儲器陣列區域110a、 110b中的每一個區域中， 存儲器單元(未顯示)都被排列成字線(未顯示)的行和數字線123 的列122。如圖1所示，存儲器單元的每一列122是由一對互補數字 線123形成的。正如本領域本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】1、一種存儲器件，包括第一存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個對該相應列進行預充電的平衡電路；第二存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個對該相應列進行預充電的平衡電路；以及分壓器，其連接到一個預充電電壓源，并且還連接到所述第一存儲器陣列中的一列的至少一個平衡電路和所述第二存儲器陣列中的一列的至少一個平衡電路，該分壓器用于限制由所述平衡電路從所述預充電電壓源中引出的電流。2、 如權利要求1所述的存儲器件，其中，連接到所述第一存儲 器陣列中的一列的所述至少一個平衡電路包括分別連接到所述第一 存儲器陣列中第一和第二列的第一和第二平衡電路，并且，連接到所 述第二存儲器陣列中的一列的所述至少一個平衡電路包括分別連接 到所述第二存儲器陣列中第一和第二列的第一和第二平衡電路。3、 如權利要求1所述的存儲器件，其中，所述分壓器包括一個 p溝道MOS晶體管。4、 如權利要求1所述的存儲器件，其中，所述分壓器包括一個 晶體管，當跨接該晶體管的電壓增加時，該晶體管表現出飽和電流特 性。5、 如權利要求1所述的存儲器件，其中，所述預充電電壓源包 括一個電壓源，其具有的電壓為電源電壓的一半。6、 如權利要求1所述的存儲器件，還包括一個設置在所述第一 和第二存儲器陣列之間的讀出放大器區域，在所述讀出放大器區域中形成讀出放大器，并且，其中所述分壓器也形成于所述讀出放大器區 域中。7、 一種存儲器件，包括第一存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個平衡電路；第二存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個平衡電路；讀出放大器區域，其中形成了多個讀出放大器，每個讀出放大器 連接到所述第一存儲器陣列的相應一列，并且還連接到所述第二存儲器陣列的相應一列；以及分壓器，形成于所述讀出放大器區域中，并且連接到一個預充電 電壓源以及連接到所述第一存儲器陣列的一列和所述第二存儲器陣 列的一列的所述平衡電路，所述第一和第二存儲器陣列的所述列連接 到所述同一讀出放大器。8、 如權利要求7所述的存儲器件，其中，所述第一和第二存儲 器陣列的所述列包括第一列，并且，所述分壓器還連接到所述第一存 儲器陣列的第二列和所述第二存儲器陣列的第二列的平衡電路，所述 第一和第二存儲器陣列的所述第二列連接到所述同一讀出放大器。9、 如權利要求7所述的存儲器件，其中，所述分壓器包括一個 p溝道MOS晶體管。10、 如權利要求7所述的存儲器件，其中，所述分壓器包括一個 晶體管，當跨接該晶體管的電壓增加時，該晶體管表現出飽和電流特 性。11、 如權利要求7所述的存儲器件，其中，所述預充電電壓源包 括一個電壓源，其具有的電壓為電源電壓的一半。12、 一種存儲器件，其具有按行和列排列的存儲器單元，每列有 一個用于對該相應列進行預充電的平衡電路，該存儲器件包括一個具 有多個讀出放大器的讀出放大器區域，每個讀出放大器通過相應的第 一隔離開關連接到存儲器單元的第一多列中的相應一列，并且還通過 相應的第二隔離開關連接到存儲器單元的第二多列中的相應一列，所 述讀出放大器區域還具有多個分壓器，所述分壓器各連接到一個預充 電電壓源以及連接到所述第一多列中一列的至少一個平衡電路和連 接到所述第二多列中一列的至少一個平衡電路，以限制由所述相應平 衡電路引出的電流。13、 如權利要求12所述的存儲器件，其中，所述多個分壓器包 括多個p溝道MOS晶體管。14、 如權利要求12所述的存儲器件，其中，所述預充電電壓源 包括一個電壓源，其具有的電壓為電源電壓的一半。15、 如權利要求12所述的存儲器件，其中，所述多個分壓器包 括多個晶體管，當跨接各晶體管的電壓增加時，該多個晶體管表現出 飽和電流特性。16、 如權利要求12所述的存儲器件，其中，連接到所述第一多 列中的一列的所述至少一個平衡電路包括分別連接到所述第一多列 中的第一和第二列的第一和第二平衡電路，并且，連接到所述第二多 列中的一列的所述至少一個平衡電路包括分別連接到所述第二多列 中的第一和第二列的第一和第二平衡電路。17、 一種存儲器件，包括第一存儲器陣列區域，其中形成了按行和列排列的存儲器單元， 所述列各連接到一個相應的平衡電路，該平衡電路也形成于所述第一存儲器陣列區域中；第二存儲器陣列區域，其中形成了按行和列排列的存儲器單元， 所述列各連接到一個相應的平衡電路，該平衡電路也形成于所述第二存儲器陣列區域中；讀出放大器區域，其中形成了多個讀出放大器和多個分壓器，每 個分壓器連接到一個預充電電壓源，并且還連接到形成于所述第一存 儲器陣列區域中的至少一個平衡電路和形成于所述第二存儲器陣列區域中的至少一個平衡電路；以及第一和第二多個隔離開關，其將每個形成于所述讀出放大器區域 中的讀出放大器連接到所述第一存儲器陣列中的相應一列存儲器單 元和所述第二存儲器陣列中的相應一列存儲器單元。18、 如權利要求17所述的存儲器件，其中，在所述第一存儲器 陣列區域中形成的所述至少一個平衡電路包括在所述第一存儲器陣 列區域中形成的第一和第二平衡電路，并且，在所述第二存儲器陣列 區域中形成的所述至少一個平衡電路包括在所述第二存儲器陣列區 域中形成的第一和第二平衡電路。19、 如權利要求17所述的存儲器件，其中，所述多個分壓器包 括多個p溝道MOS晶體管。20、 如權利要求17所述的存儲器件，其中，所述多個分壓器包 括多個晶體管，當跨接各晶體管的電壓增加時，該多個晶體管表現出 飽和電流特性。21、如權利要求17所述的存儲器件，其中，所述預充電電壓源 包括一個電壓源，其具有的電壓為電源電壓的一半。22、 一種計算機系統，包括 具有處理器總線的處理器；輸入設備，其通過所述處理器總線連接到所述處理器，并且用于允許將數據輸入所述計算機系統；輸出設備，其通過所述處理器總線連接到所述處理器，并且用于 允許從所述計算機系統輸出數據；以及存儲器件，其通過所述處理器總線連接到所述處理器，該存儲器 件具有按行和列排列的存儲器單元，每列有一個用于對該相應列進行 預充電的平衡電路，該存儲器件包括一個具有多個讀出放大器的讀出 放大器區域，每個讀出放大器通過相應的第一隔離開關連接到存儲器 單元的第一多列中的相應一列，并且還通過相應的第二隔離開關連接 到存儲器單元的第二多列中的相應一列，所述讀出放大器...

【專利技術屬性】
技術研發人員：J·韋恩·湯普森，喬治·B·拉德，霍華德·C·基爾希，
申請(專利權)人：米克倫技術公司，
類型：發明
國別省市：