二級高速緩存及動能切換存取的方法技術

一種動能切換二級高速緩存存取的方法，使用于一應用系統；其中，應用系統包含一中央處理器，具有一一級高速緩存。動能切換存取的方法步驟包括：首先，依據中央處理器的功率狀態來調整二級高速緩存的頻率速度，接著判斷二級高速緩存及中央處理器的頻率速度間的一比率關系，并且再依據該比率關系來切換二級高速緩存的存取模式。在設計上，二級高速緩存的頻率速度大于中央處理器的頻率速度。藉此，以達到維持中央處理器的存取效能以及減少二級高速緩存的存取次數的目的，并且更能擁有省電的效果。

【技術實現步驟摘要】

本專利技術涉及一種動能切換內存存取的方法，特別是指一種動能切換二級高速緩存(L2?Cache)存取的方法及其架構。
技術介紹
請參考圖1，為習知技術總線應用系統的架構示意圖。總線應用系統9是包括有一系統總線90、一中央處理器91、一影像處理器92及一聲音處理器93等。而總線應用系統9除了計算機系統之外，其它如可攜式影音裝置等，也都會再設計有一動能隨機存取內存(DRAM)94以供各個搭載處理器進行放置暫存數據、計算結果及程序來源等。但如此一來往往會造成總線應用系統9上各控制器之間在爭搶動能隨機存取內存94存取權的情形，于是整個系統的效能也就因而大幅降低。此外，在目前總線應用系統9中，由于大部分的處理器的頻率都比動能隨機存取內存94的頻率來得快，于是為了要解決各處理器在數據存取動能隨機存取內存94時的瓶頸，現在的處理器都已有高速緩存(Cache)的設計，甚至還有多層的高速緩存的架構，以讓處理器不會受到動能隨機存取內存94的頻率速度的影響。藉此，以提升整體數據傳輸的效率，并且在應用上甚至會設計將系統總線90的頻率(Bus?Clock)執行的再比各處理器要快。而如圖中所示的一級高速緩存(L1?Cache)911及二級高速緩存(L2Cache)912即是多層的高速緩存的設計，其中一級高速緩存911是內建-->在中央處理器91內部，速度非常快，并且屬于所謂的哈佛式(Harvard)設計，意即指令用的空間和數據用的空間是分開的。而相反的，二級高速緩存912是建置在中央處理器91外面，且通常不會區分指令和數據的空間，也就是所謂的一體性快取(Unified?Cache)的設計。以目前來講，高速緩存在設計上主要是由靜態隨機存取內存(SRAM)所組成，所以高速緩存在運作時所消耗的功率也就相當于靜態隨機存取內存所消耗的功率。而以目前利用雙通(2-way)電路架構設計的一級高速緩存為例，其通常是分布兩組成對的靜態隨機存取內存，分別為一組卷標內存及一組數據存儲器。其中，卷標內存主要是用以進行卷標的比對，而數據存儲器則是提供暫存空間以進行數據的存取；當數據進行儲存時，其數據先行在卷標內存比對完卷標后，進行選擇其中的一數據存儲器儲存，而該數據存儲器中所儲存的內容才是處理器所需的數據或命令。然而在此架構下，必須設計在處理器的一個周期(1?cycle)下同時去致能四個靜態隨機存取內存，才有辦法在一個周期時間去響應處理器所需要的數據，而也就是說比對指令的動作再加上選擇正確的數據輸出必須在處理器的一個周期時間完成。盡管處理器所需的數據僅只暫存于該組成對的數據存儲器中的其中一個，但上述四個靜態隨機存取內存在每個周期也同樣都會被存取。因此在此架構下的一級高速緩存，其運作時所消耗的功率也就可形成以下的公式：。于是當內存存取次數越多，整個處理器相對所需的耗電流也就越大。再者，當系統的算法及存取排程已運用到一定的程度，而系統效能卻無法相對提升到特定程度時，便會有前述二級高速緩存的設計的產生，-->以進一步加速數據響應的速度與效率。但使用二級高速緩存同樣要面臨到耗電流的問題，因此要如何讓設計有二級高速緩存的系統中的處理器得以持續維持在較高的存取速度，同時不會因而產生耗電流過大的情形，便是目前值得進一步改善的地方。
技術實現思路
有鑒于此，本專利技術所要解決的技術問題在于，透過二級高速緩存的架構改良，使得總線系統得以依據目前處理器及二級高速緩存頻率的差異，而隨時進行動能切換二級高速緩存存取的方式。藉此，除了能維持處理器的存取效能，并且同時能適時減少二級高速緩存的存取次數而達到省電的目的。為了達到上述目的，根據本專利技術所提出的一方案，提供一種二級高速緩存(L2?Cache)架構，接收一中央處理器所輸出的一數據地址封包，其包括：一組成對的卷標內存、一組成對的數據存儲器及一比較電路單元。其中卷標內存儲存復數個暫存卷標數據，并依據該數據地址封包來輸出一符合的結果卷標數據。而數據存儲器相對應于卷標內存，用以儲存復數個暫存數據，并依據該數據地址封包來輸出一符合的結果數據。再者，比較電路單元接收該數據地址封包來比較該結果卷標數據以產生一狀態訊號，進而再與該結果數據運算以形成一輸出數據。其中，當二級高速緩存的頻率速度大于中央處理器的頻率速度時，卷標內存運作于該中央處理器的一正緣頻率，數據存儲器運作于該中央處理器的一負緣頻率，并且依據該結果卷標數據所屬的卷標內存而僅會致能相對應的數據存儲器進行運作。-->為了達到上述目的，根據本專利技術所提出的另一方案，提供一種動能切換二級高速緩存存取的方法，其應用于一應用系統，而該應用系統包含一具有一一級高速緩存(L1?Cache)的中央處理器，該方法的步驟包括：首先，依據該中央處理器的功率狀態來調整二級高速緩存的頻率速度。接著進行判斷二級高速緩存及中央處理器的頻率速度間的一比率關系，進而再依據該比率關系來切換該二級高速緩存的存取模式。而其中二級高速緩存的頻率速度在設計上大于該中央處理器的頻率速度。藉此，讓搭配本專利技術的處理器除了得以不受動能隨機存取內存(DRAM)的限制而能維持本身的存取效能，并且還能適時減少二級高速緩存的存取次數而擁有省電的效果。以上的概述與接下來的詳細說明及附圖，皆是為了能進一步說明本專利技術為達成預定目的所采取的方式、手段及功效。而有關本專利技術的其它目的及優點，將在后續的說明及圖式中加以闡述。附圖說明圖1為習知技術總線應用系統的架構示意圖；圖2A為中央處理器的數據地址封包的示意圖；圖2B為本專利技術二級高速緩存架構的實施例電路架構示意圖；圖3為本專利技術動能切換二級高速緩存存取的方法的實施例流程圖；圖4為本專利技術二級高速緩存于雙周期存取模式的運作實施例流程圖；圖5為本專利技術二級高速緩存于單一周期存取模式的運作實施例流程圖；及圖6為本專利技術二級高速緩存于雙周期存取模式的運作實施例時序圖。-->圖式符號說明總線應用系統?9系統總線?90中央處理器?91一級高速緩存?911二級高速緩存?912影像處理器?92聲音處理器?93二級高速緩存?2卷標數據?201索引數據?202偏移數據?203輸出數據?204卷標內存?21，21’數據存儲器?22，22’比較電路單元?23具體實施方式請同時參考圖2A及圖2B，分別為中央處理器的數據地址封包的示意圖及本專利技術二級高速緩存架構的實施例電路架構示意圖。在圖2A中，是以一中央處理器產生32位(bits)的數據地址封包作為后續的說明，但也可依其實際所需的位數據作一變更；數據地址封包包含了一卷標數據(20?bits)201、一索引數據(8?bits)202及一偏移數據(4?bits)203。-->當中央處理器處理數據時，它會先到高速緩存中尋找，如果數據因先前已經讀取而暫存于此的話，就不需從龐大的內存中費時讀取數據。而如圖2B所示，本專利技術提供一種二級高速緩存(L2?Cache)2的架構，其主要是當中央處理器(圖未示)在內部的一級高速緩存(L1?Cache)(圖未示)中沒有找到所需數據，也就是所謂的未命中(Miss?Hit)時，才會到二級高速緩存2中找尋數據。本實施例即加以解釋當二級高速緩存2接收中央處理器用以找尋數據而輸出的數據地址封包，所進行的后續動作，并且本實施例的二級高速緩存2的頻率速度必須大于中央處理器的頻本文檔來自技高網...

【技術保護點】
一種動能切換二級高速緩存（Ｌ２　Ｃａｃｈｅ）存取的方法，應用于一應用系統，其特征在于：所述的二級高速緩存包含一組成對的卷標內存及相對應的一組成對的數據存儲器，而該應用系統包含一中央處理器，具有一一級高速緩存（Ｌ１　Ｃａｃｈｅ），該方法的步驟包括：　依據該中央處理器的功率狀態來調整該二級高速緩存的頻率速度；　判斷該二級高速緩存及該中央處理器的頻率速度間的一比率關系；及　依據該比率關系來切換該二級高速緩存的存取模式，　其中，該二級高速緩存的頻率速度大于該中央處理器的頻率速度。

【技術特征摘要】
1、一種動能切換二級高速緩存(L2?Cache)存取的方法，應用于一應用系統，其特征在于：所述的二級高速緩存包含一組成對的卷標內存及相對應的一組成對的數據存儲器，而該應用系統包含一中央處理器，具有一一級高速緩存(L1?Cache)，該方法的步驟包括：依據該中央處理器的功率狀態來調整該二級高速緩存的頻率速度；判斷該二級高速緩存及該中央處理器的頻率速度間的一比率關系；及依據該比率關系來切換該二級高速緩存的存取模式，其中，該二級高速緩存的頻率速度大于該中央處理器的頻率速度。2、如權利要求1所述的動能切換二級高速緩存存取的方法，其特征在于：所述的比率關系為該二級高速緩存的頻率速度大于等于該中央處理器的頻率速度的兩倍，則切換該二級高速緩存為雙周期(2-cycle)的存取模式。3、如權利要求2所述的動能切換二級高速緩存存取的方法，其特征在于：該二級高速緩存為雙周期的存取模式時，該組成對的卷標內存運作于該中央處理器的一正緣頻率，而該組成對的數據存儲器運作于該中央處理器的一負緣頻率，并且藉由比對該組成對的卷標內存，以決定僅致能該組成對的數據存儲器的其中一個該數據存儲器于該中央處理器的負緣頻率進行運作。4、如權利要求1所述的動能切換二級高速緩存存取的方法，其特征在于：所述的比率關系為二級高速緩存的頻率速度大于該中央處理器的頻率速度且小于該中央處理器的頻率速度的兩倍，便切換該二級高速緩存為雙周期(2-cycle)的存取模式，并且進一步調整該中央處理器為等待一周期的運作模式。5、如權利要求4所述的動能切換二級高速緩存存取的方法，其特征在于：該二級高速緩存為雙周期的存取模式時，該組成對的卷標內存運作于該中央處理器的一正緣頻率，而該組成對的數據存儲器運作于該中央處理器的一負緣頻率，并且藉由比對該組成對的卷標內存，以決定僅致能該組成對的數據存儲器的其中一個該數據存儲器于該中央處理器的負緣頻率進行運作。6、如權利要求1所述的動能切換二級高速緩存存取的方法，其特征在于：所述的二級高速緩存的頻率速度與該中央處理器的頻率速度為同步訊號。7、一種...

【專利技術屬性】
技術研發人員：黃啟庭，
申請(專利權)人：揚智科技股份有限公司，
類型：發明
國別省市：71[中國|臺灣]