TMS320C6201/6701數(shù)字信號(hào)處理器精簡(jiǎn)開(kāi)發(fā)平臺(tái)制造技術(shù)

本實(shí)用新型專(zhuān)利技術(shù)涉及一種ＴＭＳ３２０Ｃ６２０１／６７０１數(shù)字信號(hào)處理器精簡(jiǎn)開(kāi)發(fā)平臺(tái)。它包括一片ＴＭＳ３２０Ｃ６２０１／６７０１ＤＳＰ，ＤＳＰ連接一個(gè)電源管理與復(fù)位監(jiān)測(cè)電路、一個(gè)時(shí)鐘電路、一個(gè)同步突發(fā)靜態(tài)存儲(chǔ)器ＳＢＳＲＡＭ、一個(gè)擴(kuò)展接口、一個(gè)ＪＴＡＧ下載口、一個(gè)系統(tǒng)跳線口，并通過(guò)一個(gè)總線驅(qū)動(dòng)電路連接兩個(gè)并聯(lián)的同步動(dòng)態(tài)存儲(chǔ)器ＳＤＲＡＭ、一個(gè)閃存ＦｌａｓｈＲＯＭ和一個(gè)擴(kuò)展接口。本實(shí)用新型專(zhuān)利技術(shù)為用戶(hù)提供一種高性?xún)r(jià)比的ＤＳＰ開(kāi)發(fā)平臺(tái)。（*該技術(shù)在2016年保護(hù)過(guò)期，可自由使用*）

【技術(shù)實(shí)現(xiàn)步驟摘要】

本技術(shù)涉及一種數(shù)字信號(hào)處理器(Digital?Signal?Processor，以下簡(jiǎn)稱(chēng)DSP)應(yīng)用系統(tǒng)，具體地說(shuō)，涉及一種基于TMS320C6201/6701?DSP的精簡(jiǎn)開(kāi)發(fā)平臺(tái)。
技術(shù)介紹
自從20世紀(jì)70年代末80年代初DSP芯片誕生以來(lái)，DSP芯片得到了飛速的發(fā)展。DSP芯片的高速發(fā)展，一方面得益于集成電路技術(shù)的發(fā)展，另一方面也得益于巨大的市場(chǎng)。隨著DSP芯片應(yīng)用需求的增大，越來(lái)越多的人加入到DSP系統(tǒng)開(kāi)發(fā)隊(duì)伍中來(lái)。然而DSP芯片結(jié)構(gòu)特殊、復(fù)雜，進(jìn)行DSP系統(tǒng)開(kāi)發(fā)難度大，特別是基于德州儀器公司的TMS320C6000系列DSP的應(yīng)用系統(tǒng)的系統(tǒng)結(jié)構(gòu)更復(fù)雜、開(kāi)發(fā)周期更長(zhǎng)、開(kāi)發(fā)難度更大。基于DSP的應(yīng)用系統(tǒng)一般需要外擴(kuò)大容量的存儲(chǔ)器(一般為FlashROM、SRAM、SDRAM)，而DSP、存儲(chǔ)器又是系統(tǒng)中工作頻率最高、設(shè)計(jì)難度最大、花費(fèi)成本最高的地方，因此，采用一些新的設(shè)計(jì)方法，設(shè)計(jì)出由DSP芯片、外擴(kuò)存儲(chǔ)器以及基本的電源管理及復(fù)位監(jiān)測(cè)電路、時(shí)鐘電路、仿真接口等組成的精簡(jiǎn)開(kāi)發(fā)平臺(tái)，對(duì)成功、高效地開(kāi)發(fā)DSP應(yīng)用系統(tǒng)具有非常重要的意義。目前，國(guó)內(nèi)市場(chǎng)也存在基于各種型號(hào)DSP芯片的開(kāi)發(fā)平臺(tái)，這些產(chǎn)品功能固然齊全，但價(jià)格過(guò)高，有些功能對(duì)于某些開(kāi)發(fā)者來(lái)說(shuō)是多余的，難免造成不必要的浪費(fèi)。
技術(shù)實(shí)現(xiàn)思路
本技術(shù)的目的就是針對(duì)上述
技術(shù)介紹
中的不足之處，為用戶(hù)提供一種性?xún)r(jià)比更高的基于TMS320C6201/6701?DSP的精簡(jiǎn)開(kāi)發(fā)平臺(tái)。為實(shí)現(xiàn)上述目的，本技術(shù)提出如下技術(shù)解決方案：一種TMS320C6201/6701數(shù)字信號(hào)處理器精簡(jiǎn)開(kāi)發(fā)平臺(tái)，包括一片TMS320C6201/6701?DSP(1)，其特征在于：a.一個(gè)電源管理與復(fù)位監(jiān)測(cè)電路(2)包含有電源管理電路和復(fù)位監(jiān)測(cè)電路，其中的電源管理電路產(chǎn)生3.3V和1.8V電壓通過(guò)DSP(1)的電源/接地引腳輸入到DPS(1)，復(fù)位監(jiān)測(cè)電路通過(guò)DSP(1)的RESET引腳控制DSP(1)，對(duì)其進(jìn)行上電復(fù)位或手動(dòng)復(fù)位；-->b.一個(gè)時(shí)鐘電路(3)接入到DSP的時(shí)鐘輸入引腳；c.DSP的EMIF共享信號(hào)線、SBSRAM控制信號(hào)線直接連接一個(gè)同步突發(fā)靜態(tài)存儲(chǔ)器SBSRAM(4)；d.DSP(1)的EMIF共享信號(hào)線、SDRAM/異步器件控制信號(hào)線通過(guò)總線驅(qū)動(dòng)電路(7)后連接兩個(gè)并聯(lián)的同步動(dòng)態(tài)存儲(chǔ)器SDRAM(5)、一個(gè)閃存FlashROM(6)和一個(gè)擴(kuò)展接口(8)；e.DSP(1)的主機(jī)接口HPI、多功能緩沖串口McBSP直接連接一個(gè)擴(kuò)展接口(8)；f.DSP(1)的JTAG仿真引腳和系統(tǒng)跳線設(shè)置引腳分別直接連接一個(gè)JTAG下載口(9)和一個(gè)系統(tǒng)跳線口(10)。本平臺(tái)的電源管理電路提供了平臺(tái)所需的各種電源；復(fù)位監(jiān)測(cè)電路提供對(duì)平臺(tái)的上電復(fù)位和手動(dòng)復(fù)位功能；時(shí)鐘電路提供一個(gè)外部時(shí)鐘，輸入到DSP內(nèi)經(jīng)過(guò)倍頻后作為DSP和擴(kuò)展存儲(chǔ)器的時(shí)鐘；JTAG下載口是符合IEEE?1194.1標(biāo)準(zhǔn)的仿真接口，可以通過(guò)仿真器與PC機(jī)相連，通過(guò)DSP的集成開(kāi)發(fā)環(huán)境CCS進(jìn)行調(diào)試；系統(tǒng)跳線口用來(lái)設(shè)置存儲(chǔ)空間映射方式和引導(dǎo)模式。本平臺(tái)擴(kuò)展的存儲(chǔ)器包括SBSRAM、SDRAM和FlashROM。DSP的外部存儲(chǔ)器空間總共分為四個(gè)：CE0、CE1、CE2和CE3。CE0空間配置有MT58L256L32P，該芯片是256K*32bits?SBSRAM；CE2空間配置兩片MT48LC8M16A2，組成8M*32bits?SDRAM；CE1空間配置型號(hào)為AM29LV160DB的1M*16bits?FlashROM，同時(shí)也可以作為外部存儲(chǔ)器擴(kuò)展；CE3空間留做外部存儲(chǔ)器擴(kuò)展。本平臺(tái)為用戶(hù)提供了異步/同步存儲(chǔ)器、主機(jī)接口(HPI)、多通道緩沖串口(McBSP)、中斷、定時(shí)器、時(shí)鐘信號(hào)的擴(kuò)展接口，允許用戶(hù)設(shè)計(jì)自己的專(zhuān)用電路，通過(guò)這個(gè)擴(kuò)展接口連接在平臺(tái)上。這個(gè)擴(kuò)展接口采用堆棧總線的架構(gòu)，可以使平臺(tái)以堆棧的形式并聯(lián)使用，構(gòu)成多DSP的并行結(jié)構(gòu)，從而適用于更大規(guī)模的數(shù)據(jù)處理。考慮到本平臺(tái)與用戶(hù)電路連接時(shí)，DSP的地址總線與數(shù)據(jù)總線的負(fù)載比較大，需要用總線驅(qū)動(dòng)對(duì)它們的負(fù)載能力進(jìn)行擴(kuò)展，以保證系統(tǒng)能穩(wěn)定工作。在DSP的外部存儲(chǔ)器接口(EMIF)與擴(kuò)展的存儲(chǔ)器、擴(kuò)展接口之間連接有總線驅(qū)動(dòng)電路(7)，總線驅(qū)動(dòng)的使用，既擴(kuò)展了總線的負(fù)載能力，又隔離了DSP和外圍器件。上述的總線驅(qū)動(dòng)電路(7)由數(shù)據(jù)總線驅(qū)動(dòng)電路和地址總線驅(qū)動(dòng)電路組成。上述的數(shù)據(jù)總線驅(qū)動(dòng)電路由第一數(shù)據(jù)總線驅(qū)動(dòng)和第二數(shù)據(jù)總線驅(qū)動(dòng)組成；第一數(shù)據(jù)總線驅(qū)動(dòng)是一片型號(hào)為IDTQS34X245的32位總線開(kāi)關(guān)(U2)，第二數(shù)據(jù)總線驅(qū)動(dòng)由-->兩片型號(hào)為SN74LVTH16245的16位3態(tài)輸出總線收發(fā)器(U3和U4)并聯(lián)而成；來(lái)自DSP(1)的EMIF的數(shù)據(jù)線ED[31...0]接至第一數(shù)據(jù)總線驅(qū)動(dòng)(U2)的A0～A31端，從B0～B31端輸出信號(hào)xD[31...0]；DSP(1)的CE0t#信號(hào)通過(guò)一個(gè)電阻后經(jīng)由一個(gè)型號(hào)為SN74AHC1G04的反相器(U12)，輸入到第一數(shù)據(jù)總線驅(qū)動(dòng)(U2)的使能引腳；來(lái)自第一數(shù)據(jù)總線驅(qū)動(dòng)(U2)B0～B31端的數(shù)據(jù)線xD[31...0]接至第二數(shù)據(jù)總線驅(qū)動(dòng)(U3和U4)的A端，從B端輸出數(shù)據(jù)信號(hào)xED[31...0]；DSP(1)的AWE#信號(hào)通過(guò)一個(gè)型號(hào)為SN74AHCIG04的反向器(U13)后連至SN74LVTH16245，控制其數(shù)據(jù)流通方向，DSP(1)的CE3t#信號(hào)控制兩片SN74LVTH16245的使能端OE#。上述的地址總線驅(qū)動(dòng)電路由三片型號(hào)為SN74CBT16244的16位總線開(kāi)關(guān)(U5、U6、U7)組成；來(lái)自DSP(1)的EMIF的字節(jié)使能信號(hào)BE[3...0]t#接至總線開(kāi)關(guān)U5的1A2、1A3、4A1、4A2端，DSP(1)的地址線EAr(1)從總線開(kāi)關(guān)U5剩余的A端接入，SBSRAM控制線DSP_SSADSt#、DSP_SSOEt#、SSWEt#、DSP_SSCLK分別接至總線開(kāi)關(guān)U6的1A3、1A4、2A2、2A3端，DSP(1)的地址線EAr[21...2]接入總線開(kāi)關(guān)U6剩余的A端以及總線開(kāi)關(guān)U7的A端，其中DSP(1)的EAr[21、16、14、12、11、9、6、5]分別接入總線開(kāi)關(guān)U7的兩個(gè)A端；從地址總線驅(qū)動(dòng)SN74CBT16244輸出的信號(hào)均端接一個(gè)防反射電阻；三片SN74CBT16244的使能端OE#均接地。本技術(shù)的優(yōu)點(diǎn)和積極效果是：●本平臺(tái)提供了大容量、高速存儲(chǔ)器，可以滿足實(shí)時(shí)的高速信號(hào)處理；●本平臺(tái)除擴(kuò)展了必要的存儲(chǔ)器外，DSP的其它外設(shè)如HPI、McBSP、中斷、定時(shí)器等的功能引腳都引出到擴(kuò)展接口以供擴(kuò)展，方便用戶(hù)二次開(kāi)發(fā)；●本平臺(tái)所采用的芯片集成度都很高，DSP外圍集成塊均采用3.3V低電壓供電，功耗都比較小；硬件采用10層印刷電路板，并采取了相應(yīng)的減小電路干擾的方式布線，使得平臺(tái)的硬件體積較小，可靠性強(qiáng)。附圖說(shuō)明圖1為本技術(shù)的原理框圖。圖2為本技術(shù)中的DSP外部存儲(chǔ)器接口電路原理圖。圖3為本技術(shù)中的數(shù)據(jù)總線驅(qū)動(dòng)電路原理圖。圖4為本技術(shù)中的地址總線驅(qū)動(dòng)電路原理圖。圖5為本技術(shù)中的SBSRAM電路原理圖。圖6為本技術(shù)中的SDRA本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種ＴＭＳ３２０Ｃ６２０１／６７０１數(shù)字信號(hào)處理器精簡(jiǎn)開(kāi)發(fā)平臺(tái)，包括一片ＴＭＳ３２０Ｃ６２０１／６７０１ＤＳＰ（１），其特征在于：ａ．一個(gè)電源管理與復(fù)位監(jiān)測(cè)電路（２）包含有電源管理電路和復(fù)位監(jiān)測(cè)電路，其中的電源管理電路產(chǎn)生３．３Ｖ和 １．８Ｖ電壓通過(guò)ＤＳＰ（１）的電源／接地引腳輸入到ＤＰＳ（１），復(fù)位監(jiān)測(cè)電路通過(guò)ＤＳＰ（１）的ＲＥＳＥＴ引腳控制ＤＳＰ（１），對(duì)其進(jìn)行上電復(fù)位或手動(dòng)復(fù)位；ｂ．一個(gè)時(shí)鐘電路（３）接入到ＤＳＰ的時(shí)鐘輸入引腳；ｃ．ＤＳＰ的ＥＭＩＦ 共享信號(hào)線、ＳＢＳＲＡＭ控制信號(hào)線直接連接一個(gè)同步突發(fā)靜態(tài)存儲(chǔ)器ＳＢＳＲＡＭ（４）；ｄ．ＤＳＰ（１）的ＥＭＩＦ共享信號(hào)線、ＳＤＲＡＭ／異步器件控制信號(hào)線通過(guò)總線驅(qū)動(dòng)電路（７）后連接兩個(gè)并聯(lián)的同步動(dòng)態(tài)存儲(chǔ)器ＳＤＲＡＭ（５）、一個(gè)閃存Ｆ ｌａｓｈＲＯＭ（６）和一個(gè)擴(kuò)展接口（８）；ｅ．ＤＳＰ（１）的主機(jī)接口ＨＰＩ、多功能緩沖串口ＭｃＢＳＰ直接連接一個(gè)擴(kuò)展接口（８）；ｆ．ＤＳＰ（１）的ＪＴＡＧ仿真引腳和系統(tǒng)跳線設(shè)置引腳分別直接連接一個(gè)ＪＴＡＧ下載口（９）和一個(gè)系 統(tǒng)跳線口（１０）。...

【技術(shù)特征摘要】
1.一種TMS320C6201/6701數(shù)字信號(hào)處理器精簡(jiǎn)開(kāi)發(fā)平臺(tái)，包括一片TMS320C6201/6701?DSP(1)，其特征在于：a.一個(gè)電源管理與復(fù)位監(jiān)測(cè)電路(2)包含有電源管理電路和復(fù)位監(jiān)測(cè)電路，其中的電源管理電路產(chǎn)生3.3V和1.8V電壓通過(guò)DSP(1)的電源/接地引腳輸入到DPS(1)，復(fù)位監(jiān)測(cè)電路通過(guò)DSP(1)的RESET引腳控制DSP(1)，對(duì)其進(jìn)行上電復(fù)位或手動(dòng)復(fù)位；b.一個(gè)時(shí)鐘電路(3)接入到DSP的時(shí)鐘輸入引腳；c.DSP的EMIF共享信號(hào)線、SBSRAM控制信號(hào)線直接連接一個(gè)同步突發(fā)靜態(tài)存儲(chǔ)器SBSRAM(4)；d.DSP(1)的EMIF共享信號(hào)線、SDRAM/異步器件控制信號(hào)線通過(guò)總線驅(qū)動(dòng)電路(7)后連接兩個(gè)并聯(lián)的同步動(dòng)態(tài)存儲(chǔ)器SDRAM(5)、一個(gè)閃存FlashROM(6)和一個(gè)擴(kuò)展接口(8)；e.DSP(1)的主機(jī)接口HPI、多功能緩沖串口McBSP直接連接一個(gè)擴(kuò)展接口(8)；f.DSP(1)的JTAG仿真引腳和系統(tǒng)跳線設(shè)置引腳分別直接連接一個(gè)JTAG下載口(9)和一個(gè)系統(tǒng)跳線口(10)。2.根據(jù)權(quán)利要求1所述的TMS320C6201/6701數(shù)字信號(hào)處理器精簡(jiǎn)開(kāi)發(fā)平臺(tái)，其特征在于所述的總線驅(qū)動(dòng)電路(7)由數(shù)據(jù)總線驅(qū)動(dòng)電路和地址總線驅(qū)動(dòng)電路組成。3.根據(jù)權(quán)利要求2所述的TMS320C6201/6701數(shù)字信號(hào)處理器精簡(jiǎn)開(kāi)發(fā)平臺(tái)，其特征在于所述的數(shù)據(jù)總線驅(qū)動(dòng)電路由第一數(shù)據(jù)總線驅(qū)動(dòng)和第二數(shù)據(jù)總線驅(qū)動(dòng)組成；第一數(shù)據(jù)總線驅(qū)動(dòng)是一片型號(hào)為IDTQS34X245的32位總線開(kāi)關(guān)(U2)，第二數(shù)據(jù)總線驅(qū)動(dòng)由兩片型號(hào)為SN74LVTH16245的16位3態(tài)輸出總線收發(fā)器(U3和U4)并聯(lián)而成；來(lái)自DSP(1)的E...

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：薛雷，
申請(qǐng)(專(zhuān)利權(quán))人：上海大學(xué)，
類(lèi)型：實(shí)用新型
國(guó)別省市：31[中國(guó)|上海]