一種LRC測試儀的通道擴展裝置制造方法及圖紙

一種ＬＲＣ測試儀的通道擴展裝置。該通道擴展裝置由一個ＣＰＬＤ芯片為中心的邏輯控制單元、與該ＣＰＬＤ芯片的外圍接口分別連接的時鐘輸入單元、模擬開關單元、通道選擇輸入單元和通道顯示單元構成。與沒有連接本通道擴展裝置的單通道的ＬＲＣ測試儀相比較，本實用新型專利技術的有益效果是，它不但保持了ＬＲＣ測試儀測量精度高，測試參數多的優點，而且還利用單通道的ＬＲＣ測試儀來完成多通道的測試功能，即在用于工業生產過程中，能夠一次對系統中的多個電容、電阻或者電感元件的物理參數進行測量。（*該技術在2017年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及LRC測試儀及其測量技術。技術背景LRC測試儀是用于測量電容、電阻、電感元件的相應物理參數的儀器。與常用的萬用表 相比較，LRC測試儀不但測量精度更高，而且可以測量元件的多種參數，比如阻抗、品質因 素等等。然而，由于現有的LRC測試儀僅僅只有一對測試頭，因此， 一次只能與一個元件的 兩極連接，也即一次只能測量一個元件的參數。而在工業生產過程中，很多時候都需要一次 對系統中的多個電容、電阻或者電感元件的物理參數進行測量，以監控這些元件的參數變化， 從而判斷系統工作是否正常。在這種情況下，現有的一次只能測量一個元件參數的這種LRC 測試儀就無法滿足需要了。
技術實現思路
本技術要解決的技術問題是，提供一種能夠一次對系統中的多個電容、電阻或者電 感元件的物理參數進行測量的LRC測試儀的通道擴展裝置。解決所述技術問題的技術方案是這樣一種LRC測試儀的通道擴展裝置。它由一個CPLD 芯片為中心的邏輯控制單元、與該CPLD芯片的I/0 口分別連接的時鐘輸入單元、模擬開關 單元、通道選擇輸入單元和通道顯示單元構成。其中，時鐘輸入單元的電路包括其輸出端與 CPLD芯片的I/O 口相連的多諧振蕩器，以及其一端通過各一個上拉電阻與CPLD芯片的I/O 口相連、另一端接地的兩路撥鍵開關；模擬開關單元的電路包括各自的COM端分別與LRC測 試儀的兩個測試頭連接的兩片相同的模擬開關芯片，這兩片模擬開關芯片的各對相同編號的 通道管腳連接在各個被測元件的兩端，兩片模擬開關芯片的控制端管腳分別短接后與CPLD 芯片的I/O 口相連；通道選擇輸入單元的電路包括其一端與CPLD芯片的I/O 口和發光二極管的負極相連、另一端接地的多路撥鍵開關，該多路撥鍵開關通道數和發光二極管的數量與 被測元件數量相等；通道顯示單元的電路包括與該CPLD芯片的I/O 口相連的七段譯碼器和 與該七段譯碼器相連的七段LED數碼管。在一次對多個元件進行測試時，首先由通道選擇輸入單元中的多路撥鍵開關選擇測量使 用的通道，而多個被測元件是同時接入兩片模擬開關芯片的各對相同編號的通道管腳之間 的，通道管腳編號要與多路撥鍵開關選擇的通道編號一致。以CPLD芯片為中心的邏輯控制 單元， 一方面根據多路撥鍵開關的狀態依次改變模擬開關控制管腳狀態，從而依次選通被測 元件所在通道，即采用時分復用方式，依次地對多路撥鍵開關所選擇的測試通道中的被測元 件進行測試，測試結果仍然在LRC測試儀上顯示；另一方面根據兩路撥鍵開關的狀態來對時 鐘輸入單元產生的時鐘進行分頻，從而控制每個通道測量時間。(測試過程在具體實施方式中再詳細說明)。與沒有連接本通道擴展裝置的單通道的LRC測試儀相比較，本技術的有益效果是， 它不但保持了LRC測試儀測量精度高，測試參數多的優點，而且還利用單通道的LRC測試儀 來完成多通道的測試功能，即在用于工業生產過程中，能夠一次對系統中的多個電容、電阻 或者電感元件的物理參數進行測量。以下結合附圖對本技術作進一步的說明。附圖說明圖1是本技術的系統框圖 圖2是本技術的電路原理圖圖3是圖2中的I單元放大的時鐘輸入與CPLD芯片接口電路的原理圖 圖4是圖2中的II單元放大的模擬開關與CPLD芯片接口電路的原理圖 圖5是圖2中的m單元放大的通道選擇輸入與CPLD芯片接口電路的原理圖 圖6是圖2中的IV單元放大的通道顯示與CPLD芯片接口電路的原理圖 圖7是本技術中CPLD芯片的邏輯功能圖具體實施方式一種LRC測試儀的通道擴展裝置(參考圖1、圖2)。該通道擴展裝置由一個CPLD芯片為 中心的邏輯控制單元、與該CPLD芯片的I/O 口分別連接的時鐘輸入單元I 、模擬開關單元ii、通道選擇輸入單元m和通道顯示單元iv構成。其中，時鐘輸入單元i的電路包括其輸出端與CPLD芯片的I/O 口相連的多諧振蕩器，以及其一端通過各一個上拉電阻(R1、R2)與CPLD 芯片的I/0口相連、另一端接地的兩路撥鍵開關(SW-2);模擬開關單元II的電路包括各自的 C0M端分別與LRC測試儀的兩個測試頭連接的兩片相同的模擬開關芯片，這兩片模擬開關芯 片的各對相同編號的通道管腳連接在各個被測元件(DEV1 DEV8)的兩端，兩片模擬開關芯片的控制端管腳分別短接后與cpld芯片的i/o 口相連；通道選擇輸入單元m的電路包括其一端與CPLD芯片的I/O 口和發光二極管(D1 D8)的負極相連、另一端接地的多路撥鍵開關 (SW-8)，該多路撥鍵開關(SW-8)通道數和發光二極管(D1 D8)的數量與被測元件(DEV1 DEV8)數量相等；通道顯示單元IV的電路包括與該CPLD芯片的I/O 口相連的七段譯碼器和與 該七段譯碼器相連的七段LED數碼管DPY。披露至此，對本領域的技術人員來講，不必通過任何創造性的勞動就能完全實現本實用 新型的技術方案。故，以上具體實施方式也是以下各例的總述，在以下各例中與本總述相同 的內容不贅述。實施例l(參考圖l、圖2、圖3):本例是在總述部分的基礎上，對其中時鐘輸入單元的舉例。在本例中，時鐘輸入單元I 的多諧振蕩器電路中有一塊TC555芯片。該TC555芯片的VCC端與RESET端均與+ 5V電壓 的電源連接，其OUT端與CPLD芯片的I/O 口連接，其GND端接地。在該TC555芯片的VCC 端與DISCH端之間、THRES端以及FRIG端與DISCH端之間分別接入有各一個電阻(R3、 R4), 在其THRES端以及FRIG端與GND端之間接入有一個積分電容Cl;在其CONT端與GND端之 間接入有一個旁路電容C2。其中的上拉電阻(R1、 R2)的另一端與+ 5V電壓的電源連接。在 本例中，合理選擇上拉電阻(R1、 R2)和積分電容C1的值，使得多諧振蕩器輸出時鐘是頻率 為l Hz，占空比為50%的方波。CPLD芯片可以根據兩路撥鍵開關(SW-2)的狀態，對多諧振 蕩器輸出信號進行不同分頻，從而控制每個通道測量時間。實施例2(參考圖1、圖2、圖4):本例是在總述部分或實施例1的基礎上，對其中模擬開關單元的舉例。在本例中，模擬 開關芯片是兩片CD4051芯片。該CD4051芯片的VCC端與INH端均與+5V電壓的電源連接， 其對應的控制端(這兩片CD4051芯片中A、 B、 C管腳)均與CPLD芯片的對應I/0口連接，其 VEE端、VSS端和所述LCR測試儀的接地端均接地。所述"各自的COM端分別與LRC測試儀 的兩個測試頭連接"的方式是， 一片CD4051芯片的COM端連接有一個與LCR測試儀的正極 連接的接插腳P+，另一片CD4051芯片的COM端連接有一個與LCR測試儀的負極連接的接插 腳P-。由于本例選用的這兩片CD4051芯片共有八對通道管腳，即在各對通道管腳(C0 C7) 之間擴展為八個測試通道，在這八個測試通道中就可以分別接入各一個被測元件(DEV1 DEV8)。根據模擬開關原理，CD4051的COM端每個時刻只能同八個通道管腳(CO C7)中一個 管腳接通，而具體同哪個通道管腳接通由CD4051的控制端(CD4051芯片A、 B、 C管腳)管腳 電平決定，即由CPLD對應I/0管腳決定。為了保證LCR本文檔來自技高網...

【技術保護點】
一種ＬＲＣ測試儀的通道擴展裝置，其特征在于，該通道擴展裝置由一個ＣＰＬＤ芯片為中心的邏輯控制單元、與該ＣＰＬＤ芯片的Ｉ／Ｏ口分別連接的時鐘輸入單元（Ⅰ）、模擬開關單元（Ⅱ）、通道選擇輸入單元（Ⅲ）和通道顯示單元（Ⅳ）構成；所述時鐘輸入單元（Ⅰ）的電路包括其輸出端與ＣＰＬＤ芯片的Ｉ／Ｏ口相連的多諧振蕩器，以及其一端通過各一個上拉電阻（Ｒ１、Ｒ２）與ＣＰＬＤ芯片的Ｉ／Ｏ口相連、另一端接地的兩路撥鍵開關（ＳＷ－２）；所述模擬開關單元（Ⅱ）的電路包括各自的ＣＯＭ端分別與ＬＲＣ測試儀的兩個測試頭連接的兩片相同的模擬開關芯片，這兩片模擬開關芯片的各對相同編號的通道管腳連接在各個被測元件（ＤＥＶ１～ＤＥＶ８）的兩端，兩片模擬開關芯片的控制端管腳分別短接后與ＣＰＬＤ芯片的Ｉ／Ｏ口相連；所述通道選擇輸入單元（Ⅲ）的電路包括其一端與ＣＰＬＤ芯片的Ｉ／Ｏ口和發光二極管（Ｄ１～Ｄ８）的負極相連、另一端接地的多路撥鍵開關（ＳＷ－８），該多路撥鍵開關（ＳＷ－８）通道數和發光二極管（Ｄ１～Ｄ８）的數量與被測元件（ＤＥＶ１～ＤＥＶ８）數量相等；所述通道顯示單元（Ⅳ）的電路包括與該ＣＰＬＤ芯片的Ｉ／Ｏ口相連的七段譯碼器和與該七段譯碼器相連的七段ＬＥＤ數碼管（ＤＰＹ）。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：曾浩，劉玲，李正周，陳世勇，邱晶，
申請(專利權)人：重慶大學，
類型：實用新型
國別省市：85[中國|重慶]