一種實現寬輸入的Σ-Δ調制器的設計方法技術

本發明專利技術提出了一種實現寬輸入的Σ?Δ調制器的設計方法，旨在拓寬Σ?Δ調制器接收端所接收模擬信號的幅度范圍，實現步驟為：構建Σ?Δ調制器模型；設置積分器類型；設置Σ?Δ調制器的參數；對每個增益單元的增益系數進行估計。本發明專利技術在現有Σ?Δ調制器的基礎上，在最后一級加法器與采樣單元之間加載了幅度削減增益單元，將最后一級加法器所輸出的加和信號的幅度縮小β倍后輸出削減信號至采樣單元，保證了采樣單元輸出端級聯的量化器所接收信號的幅度在量化器的可量化范圍內，且通過確保削減信號的峰值幅度在量化器最大量化電平與次級量化電平之間以避免量化器所輸出數字信號的位數減少，與現有技術相比，有效拓寬了Σ?Δ調制器接收端所接收模擬信號的幅度范圍。

A design method of wide input sigma delta modulator

【技術實現步驟摘要】
一種實現寬輸入的Σ-Δ調制器的設計方法
本專利技術屬于集成電路
，涉及一種實現寬幅度范圍的Σ-Δ調制器的設計方法，可用于設計Σ-Δ調制器。
技術介紹
Σ-Δ調制器在集成電路中具有廣泛的應用，尤其是微機電數字麥克風。微機電數字麥克風中的采集單元將聲信號轉化為電信號輸出至Σ-Δ調制器，Σ-Δ調制器接收端接收電信號進行調制輸出高頻低精度的數字信號。目前，大多數的Σ-Δ調制器接收端所接收的信號幅度范圍較小，當微機電數字麥克風中的采集單元輸出的電信號幅度值較大時，Σ-Δ調制器易進入不穩定狀態，而且Σ-Δ調制器一旦進入不穩定狀態，即使接收端信號降低到很小也無法重新工作。傳統的Σ-Δ調制器按照結構分類包括前饋型結構和反饋型結構，其中，前饋型結構包括有級聯積分前饋結構CIFF和級聯諧振前饋結構CRFF，反饋型結構包括有級聯積分反饋結構CIFB和級聯諧振反饋結構CRFB；Σ-Δ調制器包括有接收端、積分器、加法器、增益單元、采樣單元、量化器和數模轉換器DAC，由于量化器在量化的過程中會引入量化噪聲，采樣單元以遠大于奈奎斯特采樣頻率的采樣速率進行采樣可使得量化噪聲分布在更寬的頻帶內，且加法器、積分器、模數轉換器構成反饋環路或前饋環路實現噪聲整形，積分器個數越多，將量化噪聲推移至信號頻帶以外的分量越多，所實現的噪聲整形效果越好，信噪失真比SNDR越大；目前Σ-Δ調制器的設計方法大多先構建前饋型或反饋型Σ-Δ調制器模型，再設置積分器類型、Σ-Δ調制器各項參數，并通過Sigma-Delta工具包根據所搭建模型各項增益單元的增益系數，從而得到CIFF、CRFF、CIFB或CRFB型Σ-Δ調制器，可通過在量化器輸出端連接功率譜分析儀PSD測量所設計的Σ-Δ調制器的信噪失真比SNDR和有效位數ENOB，此類方法所實現的一階、二階Σ-Δ調制器是無條件穩定的，接收端的信號幅度范圍很寬；然而，此類方法所實現的高階Σ-Δ調制器在接收端所接收的信號幅度較低時量化器所接收的信號幅度在量化器可量化范圍內，即量化器不發生過載現象，但是當接收端所接收的信號幅度較大時，由于積分器個數較多，每級積分器濾波后所得積分信號的幅度都會進一步增大，且每級積分器積分信號均通過最后一級加法器加和并直接輸出至采樣單元進行采樣，導致最后一級加法器的輸出信號幅度很大，極易超過量化器的可量化范圍，即量化器發生過載現象，從而導致Σ-Δ調制器進入不穩定狀態，信噪失真比SNDR急劇下降；目前，對于主要通過設置較小的帶外增益以實現輸入信號幅度范圍較寬的Σ-Δ調制器設計，但是采用較小的帶外增益設計所得Σ-Δ調制器的噪聲整形效果較差，犧牲了Σ-Δ調制器的信噪失真比SNDR和有效位數ENOB；例如，申請公布號為CN109635393A,名稱為“一種基于分布式算法的sigma-delta調制器設計方法及系統”的專利申請，公開了一種基于分布式算法的Σ-Δ調制器設計方法，該專利技術通過構建Sigma-Delta工具包中現有的CIFF、CRFF、CIFB、CRFB型Σ-Δ調制器模型，設置調制器各項參數，利用Sigma-Delta工具包獲取對應結構的各項增益單元的增益系數，并根據分布式算法替換公式對各級增益單元的增益系數進行移位相加轉換獲得各增益單元對應的二進制加權增益系數，實現各項增益單元系數。該方法可用于設計傳統的前饋型或反饋型Σ-Δ調制器，解決了現有技術中計算過程復雜、計算速度慢的缺陷；該方法的不足之處在于：該方法將多級積分器的積分信號加和并直接輸出至采樣單元進行采樣，導致采樣單元所接收的信號幅度過大，進而導致采樣單元輸出端級聯的量化器所接收的離散信號幅度超過量化器的可量化范圍，設計所得Σ-Δ調制器存在輸入幅度范圍較窄的缺陷。
技術實現思路
本專利技術的目的在于針對上述已有技術的不足，提供了一種實現寬輸入的Σ-Δ調制器的設計方法，旨在拓寬Σ-Δ調制器接收端所接收模擬信號的幅度范圍。為實現上述目的，本專利技術采取的技術方案包括如下步驟：(1)構建Σ-Δ調制器模型：構建包括級聯的接收端、L級積分器JF1,JF2,…JFk,…JFL-1,JFL、采樣單元和N位量化器，以及L+1級加法器ADD1,ADD2,…ADDk,…ADDL-1,ADDL,ADDL+1的Σ-Δ調制器模型，JFk表示第k級積分器，ADDk表示第k級加法器；所述L+1級加法器依次加載在接收端與第一級積分器JF1之間、相鄰積分器之間和第L級積分器JFL與采樣單元之間，其中第一級加法器ADD1與量化器的輸出端之間加載有N位數模轉換器DAC，用于將量化器量化后的N位數字信號轉化為模擬信號；所述接收端與第k級加法器ADDk之間、第L級加法器ADDL之間、第L+1級加法器ADDL+1之間分別加載有第k級接收前饋增益單元Bk、第L級接收前饋增益單元BL、第L+1級接收前饋增益單元BL+1；所述第k級積分器JFk、第L級積分器JFL與第L+1級加法器ADDL+1之間分別加載有第k級積分前饋增益單元Ak、第L級積分前饋增益單元AL；所述數模轉換器DAC輸出端與第一級加法器ADD1之間加載有反饋增益單元D；所述第k級積分器JFk與第k+1級加法器ADDk+1之間加載有第k級前向增益單元Ck；所述第L級積分器與采樣單元之間加載有幅度削減增益單元T，用于對第L+1級加法器ADDL+1的輸出信號進行幅度削減并輸出；其中，L≥3且為整數，N≥1且為整數，k＝1,2,…L-1；(2)設置積分器類型：設置L級積分器JF1,JF2,…JFk,…JFL-1,JFL中奇數級積分器為延遲積分器，偶數級積分器為延遲積分器或非延遲積分器，延遲積分器的Z域傳遞函數為非延遲積分器的Z域傳遞函數為其中，z為Z域分量。(3)設置Σ-Δ調制器的參數：設Σ-Δ調制器的帶外增益和過采樣率分別為|NTF|和OSR，幅度削減增益單元T的增益系數為β，量化器的最小量化電平為ΔP，接收端接收的模擬信號Q(t)的幅度范圍和頻率分別為[-Vrequire,+Vrequire]和fin，帶寬為BW，幅度為V，采樣單元的采樣頻率為fs，fs＝2×OSR×BW，并令V＝Vrequire，β＝1，其中，NTF為Σ-Δ調制器的噪聲傳遞函數，||為取模，t為時域分量，OSR＞＞1，0＜fin≤BW；(4)對每個增益單元的增益系數進行估計：(4a)采用Matlab的Sigma-Delta工具包，估計第k級接收前饋增益單元Bk的增益系數bk、第L級接收前饋增益單元BL的增益系數bL、第L+1級接收前饋增益單元BL+1的增益系數bL+1、第k級積分前饋增益單元Ak的增益系數ak、第L級積分前饋增益單元AL的增益系數aL、反饋增益單元D的增益系數d和第k級前向增益單元Ck的增益系數ck；(4b)通過示波器測量幅度削減增益單元T的增益系數為β時第L+1級加法器ADDL+1所輸出加和信號的峰值幅度ENDβ，并判斷幅度削減增益單元T所輸出的削減信號DEC(t)的峰值幅度|ENDβ×β|、量化器的最大量化電平2N-1×ΔP、量化器的次級量化電平2N-1×ΔP-ΔP本文檔來自技高網...

【技術保護點】
1.一種實現寬輸入的Σ-Δ調制器的設計方法，其特征在于，包括如下步驟：/n(1)構建Σ-Δ調制器模型：/n構建包括級聯的接收端、L級積分器JF

【技術特征摘要】
1.一種實現寬輸入的Σ-Δ調制器的設計方法，其特征在于，包括如下步驟：
(1)構建Σ-Δ調制器模型：
構建包括級聯的接收端、L級積分器JF1,JF2,…JFk,…JFL-1,JFL、采樣單元和N位量化器，以及L+1級加法器ADD1,ADD2,…ADDk,…ADDL-1,ADDL,ADDL+1的Σ-Δ調制器模型，JFk表示第k級積分器，ADDk表示第k級加法器；所述L+1級加法器依次加載在接收端與第一級積分器JF1之間、相鄰積分器之間和第L級積分器JFL與采樣單元之間，其中第一級加法器ADD1與量化器的輸出端之間加載有N位數模轉換器DAC，用于將量化器量化后的N位數字信號轉化為模擬信號；所述接收端與第k級加法器ADDk之間、第L級加法器ADDL之間、第L+1級加法器ADDL+1之間分別加載有第k級接收前饋增益單元Bk、第L級接收前饋增益單元BL、第L+1級接收前饋增益單元BL+1；所述第k級積分器JFk、第L級積分器JFL與第L+1級加法器ADDL+1之間分別加載有第k級積分前饋增益單元Ak、第L級積分前饋增益單元AL；所述數模轉換器DAC輸出端與第一級加法器ADD1之間加載有反饋增益單元D；所述第k級積分器JFk與第k+1級加法器ADDk+1之間加載有第k級前向增益單元Ck；所述第L級積分器與采樣單元之間加載有幅度削減增益單元T，用于對第L+1級加法器ADDL+1的輸出信號進行幅度削減并輸出；其中，L≥3且為整數，N≥1且為整數，k＝1,2,…L-1；
(2)設置積分器類型：
設置L級積分器JF1,JF2,…JFk,…JFL-1,JFL中奇數級積分器為延遲積分器，偶數級積分器為延遲積分器或非延遲積分器，延遲積分器的Z域傳遞函數為非延遲積分器的Z域傳遞函數為其中，z為Z域分量。
(3)設置Σ-Δ調制器的參數：
設Σ-Δ調制器的帶外增益和過采樣率分別為|NTF|和OSR，幅度削減增益單元T的增益系數為β，量化器的最小量化電平為ΔP，接收端接收的模擬信號Q(t)的幅度范圍和頻率分別為[-Vrequire,+Vrequire]和fin，帶寬為BW，幅度為V，采樣單元的采樣頻率為fs，fs＝2×OSR×BW，并令V＝Vrequire，β＝1，其中，NTF為Σ-Δ調制器的噪聲傳遞函數，||為取模，t為時域分量，OSR＞＞1，0＜fin≤BW；
(4)對每個增益單元的增益系數進行估計：
(4a)采用Matlab的Sigma-Delta工具包，估計第k級接收前饋增益單元Bk的增益系數bk、第L級接收前饋增益單元BL的增益系數bL、第L+1級接收前饋增益單元BL+1的增益系數bL+1、第k級積分前饋增益單元Ak的增益系數ak、第L級積分前饋增益單元AL的增益系數aL、反饋增益單元D的增益系數d和第k級前向增益單元Ck的增益系數ck；
(4b)通過示波器測量幅度削減增益單元T的增益系數為β時第L+1級加法器ADDL+1所輸出加和信號的峰值幅度ENDβ，并判斷幅度削減增益單元T所輸出的削減信號DEC(t)的峰值幅度|ENDβ×β|、量化器的最大量化電平2N-1×ΔP、量...

【專利技術屬性】
技術研發人員：袁冰，楊永存，王炳源，霍艷麗，項婷婷，來新泉，
申請(專利權)人：西安電子科技大學，
類型：發明
國別省市：陜西;61