扇出型半導體封裝件制造技術

本發明專利技術提供一種扇出型半導體封裝件，所述扇出型半導體封裝件包括：第一連接結構，具有第一表面和第二表面；第一半導體芯片，設置在第一表面上；第一包封劑，設置在第一表面上并覆蓋第一半導體芯片的至少一部分；第二半導體芯片，設置在第二表面上；一個或更多個第一金屬構件，設置在第二表面上；一個或更多個第二金屬構件，設置在第二表面上；第二包封劑，設置在第二表面上，并分別覆蓋第二半導體芯片的至少一部分以及第一金屬構件和第二金屬構件的至少一部分；以及第二連接結構，設置在第二包封劑的其上設置有第一連接結構的側的相對側上。

Fan out semiconductor package

【技術實現步驟摘要】
扇出型半導體封裝件本申請要求于2018年11月20日在韓國知識產權局提交的第10-2018-0143626號韓國專利申請的優先權的權益，所述韓國專利申請的全部公開內容出于所有目的通過引用被包含于此。
本公開涉及一種半導體封裝件，更具體地，涉及一種扇出型半導體封裝件。
技術介紹
半導體芯片的技術發展的主要趨勢是不斷減小組件的尺寸。因此，在封裝領域中，根據對小尺寸的半導體芯片等的需求的快速增長，需要在小型化的同時實現多個引腳。為了滿足這種需求，已經提出了扇出型半導體封裝作為封裝技術。在這種扇出型半導體封裝件的情況下，除了其中設置有半導體芯片的區域之外，還可使諸如焊球等的電連接金屬件重新分布，使得可在小型化的同時實現多個引腳。
技術實現思路
提供本
技術實現思路
以按照簡化的形式對所選擇的構思進行介紹，并在下面的具體實施方式中進一步描述所述構思。本
技術實現思路
既不意在限定所要求保護的主題的關鍵特征或必要特征，也不意在用作幫助確定所要求保護的主題的范圍。本公開的一方面在于提供一種扇出型半導體封裝件，該扇出型半導體封裝件即使在使用多個半導體芯片的情況下，也可小型化并改善性能，并且該扇出型半導體封裝件中翹曲可得到改善。本公開中提出的各種方案之一在于通過將半導體芯片設置在連接結構的相應的上側和下側來封裝多個半導體芯片。在這種情況下，可圍繞下部的半導體芯片引入用于上部信號和下部信號之間的連接的金屬構件和用于控制翹曲的金屬構件。根據本公開的一方面，一種扇出型半導體封裝件包括：第一連接結構，包括包含第一信號圖案的第一重新分布層，第一連接結構具有彼此相對的第一表面和第二表面；第一半導體芯片，設置在第一連接結構的第一表面上，第一半導體芯片具有其上設置有第一連接墊的第一有效表面和與第一有效表面相對的第一無效表面；第一包封劑，設置在第一連接結構的第一表面上并覆蓋第一半導體芯片的至少一部分；第二半導體芯片，設置在第一連接結構的第二表面上，第二半導體芯片具有其上設置有第二連接墊的第二有效表面和與第二有效表面相對的第二無效表面；一個或更多個第一金屬構件，設置在第一連接結構的第二表面上并電連接到第一信號圖案；一個或更多個第二金屬構件，設置在第一連接結構的第二表面上并與第一信號圖案電絕緣；第二包封劑，設置在第一連接結構的第二表面上，并分別覆蓋第二半導體芯片的至少一部分以及第一金屬構件和第二金屬構件的至少一部分；以及第二連接結構，設置在第二包封劑的其上設置有第一連接結構的側的相對側上，第二連接結構包括具有第二信號圖案的第二重新分布層。第一連接墊和第二連接墊通過第一重新分布層的第一信號圖案和第二重新分布層的第二信號圖案以及第一金屬構件彼此電連接。根據本公開的一方面，一種扇出型半導體封裝件包括：第一連接結構，包括第一重新分布層，并具有彼此相對的第一表面和第二表面；第一半導體芯片，設置在第一連接結構的第一表面上；第一包封劑，設置在第一連接結構的第一表面上并覆蓋第一半導體芯片的至少一部分；第二半導體芯片，設置在第一連接結構的第二表面上；多個第一金屬構件，設置在第一連接結構的第二表面上并電連接到第一重新分布層；多個第二金屬構件，設置在第一連接結構的第二表面上并與第一重新分布層電絕緣；第二包封劑，設置在第一連接結構的第二表面上，并分別覆蓋第二半導體芯片的至少一部分以及第一金屬構件和第二金屬構件的至少一部分；以及第二連接結構，設置在第二包封劑的其上設置有第一連接結構的側的相對側上，第二連接結構包括第二重新分布層。第一半導體芯片和第二半導體芯片通過第一重新分布層和第二重新分布層以及所述多個第一金屬構件彼此電連接，并且所述多個第二金屬構件的數量大于所述多個第一金屬構件的數量。附圖說明通過下面結合附圖進行的詳細描述，本公開的以上和其他方面、特征和優點將被更清楚地理解，在附圖中：圖1是示出電子裝置系統的示例的示意性框圖；圖2是示出電子裝置的示例的示意性透視圖；圖3A和圖3B是示出扇入型半導體封裝件在被封裝之前和在被封裝之后的狀態的示意性剖視圖；圖4是示出扇入型半導體封裝件的封裝工藝的示意性剖視圖；圖5是示出扇入型半導體封裝件安裝在印刷電路板上并最終安裝在電子裝置的主板上的情況的示意性剖視圖；圖6是示出扇入型半導體封裝件嵌入印刷電路板中并最終安裝在電子裝置的主板上的情況的示意性剖視圖；圖7是示出扇出型半導體封裝件的示意性剖視圖；圖8是示出扇出型半導體封裝件安裝在電子裝置的主板上的情況的示意性剖視圖；圖9是示出扇出型半導體封裝件的示例的示意性剖視圖；圖10是沿著圖9的線I-I'截取的扇出型半導體封裝件的示意性剖切平面圖；圖11是沿著圖9的線II-II'截取的扇出型半導體封裝件的示意性剖切平面圖；圖12和圖13是示出圖9的扇出型半導體封裝件的示意性制造示例的示圖；圖14是扇出型半導體封裝件的另一示例的示意性剖視圖；圖15是扇出型半導體封裝件的另一示例的示意性剖視圖；圖16示意性示出了根據示例的扇出型半導體封裝件的效果；并且圖17示意性示出了根據現有技術的扇出型半導體封裝件的問題。具體實施方式在下文中，將參照附圖描述本公開的示例。為了清楚，可夸大或減小附圖中的構成元件的形狀和尺寸。電子裝置圖1是示出電子裝置系統的示例的示意性框圖。參照圖1，電子裝置1000可將主板1010容納在其中。主板1010可包括物理連接或者電連接到主板1010的芯片相關組件1020、網絡相關組件1030、其他組件1040等。這些組件可通過各種信號線1090連接到以下將描述的其他組件。芯片相關組件1020可包括：存儲器芯片，諸如易失性存儲器(例如，動態隨機存取存儲器(DRAM))、非易失性存儲器(例如，只讀存儲器(ROM))、閃存等；應用處理器芯片，諸如中央處理器(例如，中央處理單元(CPU))、圖形處理器(例如，圖形處理單元(GPU))、數字信號處理器、密碼處理器、微處理器、微控制器等；以及邏輯芯片，諸如模擬數字轉換器(ADC)、專用集成電路(ASIC)等。然而，芯片相關組件1020不限于此，而是還可包括其他類型的芯片相關組件。此外，芯片相關組件1020可彼此組合。網絡相關組件1030可包括被指定為根據諸如以下的協議操作的組件：無線保真(Wi-Fi)(電工電子工程師協會(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE802.20、長期演進(LTE)、演進數據最優化(Ev-DO)、高速分組接入+(HSPA+)、高速下行鏈路分組接入+(HSDPA+)、高速上行鏈路分組接入+(HSUPA+)、增強型數據GSM環境(EDGE)、全球移動通信系統(GSM)、全球定位系統(GPS)、通用分組無線業務(GPRS)、碼分多址(CDMA)、時分多址(TDMA)、數字增強型無繩電信(DECT)、藍牙、3G協議、4G協議和5G協議以及在上述協議本文檔來自技高網...

【技術保護點】
1.一種扇出型半導體封裝件，所述扇出型半導體封裝件包括：/n第一連接結構，包括包含第一信號圖案的第一重新分布層，所述第一連接結構具有彼此相對的第一表面和第二表面；/n第一半導體芯片，設置在所述第一連接結構的所述第一表面上，所述第一半導體芯片具有其上設置有第一連接墊的第一有效表面和與所述第一有效表面相對的第一無效表面；/n第一包封劑，設置在所述第一連接結構的所述第一表面上并覆蓋所述第一半導體芯片的至少一部分；/n第二半導體芯片，設置在所述第一連接結構的所述第二表面上，所述第二半導體芯片具有其上設置有第二連接墊的第二有效表面和與所述第二有效表面相對的第二無效表面；/n一個或更多個第一金屬構件，設置在所述第一連接結構的所述第二表面上并電連接到所述第一信號圖案；/n一個或更多個第二金屬構件，設置在所述第一連接結構的所述第二表面上并與所述第一信號圖案電絕緣；/n第二包封劑，設置在所述第一連接結構的所述第二表面上，并分別覆蓋所述第二半導體芯片的至少一部分以及所述第一金屬構件和所述第二金屬構件的至少一部分；以及/n第二連接結構，設置在所述第二包封劑的其上設置有所述第一連接結構的側的相對側上，所述第二連接結構包括具有第二信號圖案的第二重新分布層，/n其中，所述第一連接墊和所述第二連接墊通過所述第一重新分布層的所述第一信號圖案和所述第二重新分布層的所述第二信號圖案以及所述第一金屬構件彼此電連接。/n...

【技術特征摘要】
20181120 KR 10-2018-01436261.一種扇出型半導體封裝件，所述扇出型半導體封裝件包括：
第一連接結構，包括包含第一信號圖案的第一重新分布層，所述第一連接結構具有彼此相對的第一表面和第二表面；
第一半導體芯片，設置在所述第一連接結構的所述第一表面上，所述第一半導體芯片具有其上設置有第一連接墊的第一有效表面和與所述第一有效表面相對的第一無效表面；
第一包封劑，設置在所述第一連接結構的所述第一表面上并覆蓋所述第一半導體芯片的至少一部分；
第二半導體芯片，設置在所述第一連接結構的所述第二表面上，所述第二半導體芯片具有其上設置有第二連接墊的第二有效表面和與所述第二有效表面相對的第二無效表面；
一個或更多個第一金屬構件，設置在所述第一連接結構的所述第二表面上并電連接到所述第一信號圖案；
一個或更多個第二金屬構件，設置在所述第一連接結構的所述第二表面上并與所述第一信號圖案電絕緣；
第二包封劑，設置在所述第一連接結構的所述第二表面上，并分別覆蓋所述第二半導體芯片的至少一部分以及所述第一金屬構件和所述第二金屬構件的至少一部分；以及
第二連接結構，設置在所述第二包封劑的其上設置有所述第一連接結構的側的相對側上，所述第二連接結構包括具有第二信號圖案的第二重新分布層，
其中，所述第一連接墊和所述第二連接墊通過所述第一重新分布層的所述第一信號圖案和所述第二重新分布層的所述第二信號圖案以及所述第一金屬構件彼此電連接。


2.根據權利要求1所述的扇出型半導體封裝件，其中，所述第一金屬構件和所述第二金屬構件具有相同的厚度。


3.根據權利要求1所述的扇出型半導體封裝件，其中，所述第一金屬構件的表面和所述第二金屬構件的表面與所述第一連接結構接觸，并且所述第一金屬構件和所述第二金屬構件的與和所述第一連接結構接觸的表面相對的表面彼此共面。


4.根據權利要求1所述的扇出型半導體封裝件，其中，所述一個或更多個第二金屬構件分別彼此電隔離并且與所述第一重新分布層和所述第二重新分布層電隔離。


5.根據權利要求1所述的扇出型半導體封裝件，其中，所述第一金屬構件和所述第二金屬構件是金屬柱。


6.根據權利要求5所述的扇出型半導體封裝件，其中，所述第一金屬構件包括比所述第二金屬構件的金屬層的數量更多的數量的金屬層。


7.根據權利要求1所述的扇出型半導體封裝件，其中，所述第一金屬構件和所述第二金屬構件設置為與所述第二半導體芯片并排。


8.根據權利要求1所述的扇出型半導體封裝件，其中，所述第一有效表面與所述第一連接結構的所述第一表面物理接觸，并且
所述第二無效表面通過粘合構件附著到所述第二連接結構的所述第二表面。


9.根據權利要求1所述的扇出型半導體封裝件，所述扇出型半導體封裝件還包括設置在所述第一連接結構的所述第一表面上的框架，所述框架具有通孔，
其中，所述第一半導體芯片設置在所述通孔中，并且
所述第一包封劑覆蓋所述框架的至少一部分并填充所述通孔的至少一部分。


10.根據權利要求9所述的扇出型半導體封裝件，其中，所述框架具有其上分別設置有第一金屬層和第二金屬層的兩個表面。


11.根據權利要求10所述的扇出型半導體封裝件，其中，所述框架還包括設置在所述通孔的內表面上的第三金屬層。


12.根據權利要求9所述的扇出型半導體封裝件，其中，所述框架包括：第一絕緣層，與所述第一連接結構接觸；第一布線層，與所述第一連接結構接觸并且嵌入所述第一絕緣層中；第二布線層，設置在所述第一絕緣層的與所述第一絕緣層的其中嵌入有所述第一布線層的側相對的側上；第二絕緣層，設置在所述第一絕緣層的與所述第一絕緣層的其中嵌入有所述第一布線層的側相對的側上，所述第二絕緣層覆蓋所述第二布線層；以及第三布線層，設置在所述第二絕緣...

【專利技術屬性】
技術研發人員：趙俸紸，姜明衫，高永寬，李健，李在杰，
申請(專利權)人：三星電子株式會社，
類型：發明
國別省市：韓國;KR