面向用戶的異構多處理器陣列體系結構制造技術

傳統的二維網格連接的多處理器陣列是基于同構多處理器陣列，隨著高性能計算機不斷的發展，多處理器陣列逐漸從同構向異構發展。本發明專利技術提出了一個面向用戶的異構多處理器陣列的體系結構。在該體系結構中，處理器單元放置方案如下，將計算能力較強但功耗較大的處理器單元與計算能力較弱但功耗較小的處理器單元交替放置，使其計算能力較強但功耗較大的處理器單元上下左右四個方向相鄰的處理器單元均為計算能力較弱但功耗較小的處理器單元。本發明專利技術提出的體系結構散熱性能較佳，且用戶根據自己需求選擇所需的處理器單元，擁有充分的選擇權。

【技術實現步驟摘要】
面向用戶的異構多處理器陣列體系結構
本專利技術涉及一種應用于高性能計算機的體系結構，特別涉及一種針對異構的多處理器陣列的一種體系結構。
技術介紹
多處理器系統的設計及優化體現著高性能計算機體系結構的核心技術。為了實現處理器間的高效通信，現在有了各式各樣的互連網絡。其中，網格(Mesh)是最為廣泛研究的網絡拓撲結構之一。網格拓撲結構具有結構簡單，易于擴展且容易實現等優勢，因此，其被廣泛地應用到多處理器系統中。同時，由于其規整的結構，能夠高效地對圖像和數據等信息進行處理。傳統的二維網格連接的多處理器陣列是基于同構多處理器陣列，即在陣列中的所有處理器單元(ProcessingElements,PEs)的處理能力和功耗等都是一致的。隨著高性能計算機不斷的發展，多處理器陣列逐漸從同構向異構發展。例如采用通用多核微處理器與定制加速協處理器相結合的或基于CPU/GPU異構協同的計算平臺。異構的多處理器陣列擁有更強勁的計算能力和通用編程性、高性價比和低能耗等優勢。傳統的二維多處理器陣列的體系結構中，所有PEs都是通過開關來互相鏈接的。圖1展示的是一個傳統的二維的4×4的多處理陣列的體系結構，圖中的每個正方形表示一個PE，每個小圓圈表示一個開關。
技術實現思路
本專利技術的目的在于克服現有技術的缺點與不足，提供一種異構的多處理器陣列的體系結構。本專利技術為一個異構多處理器陣列的體系結構。圖2展示了一個4×4的異構多處理器陣列的體系結構。圖中的方塊表示計算能力強但功耗大的處理器單元，而六邊形代表計算能力較弱但功耗小的處理器單元。圖中的小圓圈表示開關，與傳統的二維多處理器陣列體系結構一樣，處理器單元是通過這些開關相互鏈接的。為方便表示，我們將計算能力強、功耗大的處理器單元記為C,而用P表示計算能力弱、功耗小的處理器單元。1、處理器單元的功耗必然帶來處理器單元發熱問題，C的功耗大，則其在工作時將會導致處理器單元發熱嚴重。但P的功耗小，其工作時處理器單元的溫度則會較低。本專利技術提出的體系結構中，C與P是交替放置的。這樣有助于整個系統在工作時，陣列中的處理器單元能夠得到充分地散熱，也不會導致陣列某個區域集中發熱。2、在整個系統工作時，用戶可根據需求選擇合適的處理器單元。由于系統中C與P是交替放置的，在系統工作時可根據任務需求自由地選擇C或者P。該體系結構使得用戶有較充分的選擇權。附圖說明圖1是傳統二維多處理陣列體系結構示例圖；圖2是本專利技術提出的二維異構多處理器陣列體系結構示例圖。具體實施方式下面結合實施例及附圖對本專利技術作進一步詳細的描述，但本專利技術的實施方式不限于此。如圖2所示，從第一行開始，首先在第一個位置放置計算能力強、功耗大的處理器單元C，而下一個位置則放置計算能力弱、功耗小的處理器單元P，如此交替直至第一行的位置都放完。緊接著放置第二行，由于第一行第一個位置放置了C，所以在第二行放置的為P。然后交替的放置C和P。以此類推，直至整個陣列放置完畢。簡單來說，就是交替放置C與P，使得與C相鄰的上下左右四個方向的處理器單元均為P，同理，與P相鄰的上下左右四個方向的處理器單元均為C。以上對本專利技術的具體實施例進行了描述。需要理解的是，本專利技術并不局限于上述特定實施方式，本領域技術人員可以在權利要求的范圍內做出各種變形或修改，這并不影響本專利技術的實質內容。本文檔來自技高網...

【技術保護點】
一種面向用戶的異構多處理器陣列體系結構，其特征在于：將計算能力較強但功耗較大的處理器單元與計算能力較弱但功耗較小的處理器單元交替放置，使其計算能力較強但功耗較大的處理器單元上下左右四個方向相鄰的處理器單元均為計算能力較弱但功耗較小的處理器單元。

【技術特征摘要】
1.一種面向用戶的異構多處理器陣列體系結構，其特征在于：將計算能力較強但功耗較大的處理器單元與計算能力較弱但功耗較小的處理器單元交替放置，使其計算能力較強但功耗較大的處理器單元上下左右四個方向相鄰的處理器單元均為計算能力較弱但功耗較小的處理器單元。2.根據權利要求1所...

【專利技術屬性】
技術研發人員：吳亞蘭，武繼剛，劉竹松，
申請(專利權)人：廣東工業大學，
類型：發明
國別省市：廣東,44