一種高性能數字輸出端口電路制造技術

一種高性能數字輸出端口電路，高性能數字輸出端口電路包括新型快速低轉高電平轉換電路、新型抗地彈效應輸出驅動電路。通過改進傳統低轉高電平轉換單元，解決了傳統結構上升沿與下降沿不對稱的問題，降低了電平轉換單元的延時功耗積，改善了輸出端日的傳輸性能；同時，增加了抗地彈效應電路，降低了端日的同步開關噪聲(SSN)，提高了端日輸出信號的傳輸質量。

A high performance digital output port circuit

A high performance digital output port circuit, high performance digital output port circuit, including a new fast low conversion high level conversion circuit, a new type of ground bounce effect output drive circuit. By improving the traditional low to high level conversion unit, to solve the traditional structure of rising and falling edges of asymmetry, lower level conversion unit, the delay power product, improve the transmission performance of the output end of the day; at the same time, increase the anti bounce effect of circuit, reduces the simultaneous switching noise (SSN), the end of the day to improve the transmission quality of the output signal of the end of day.

【技術實現步驟摘要】
一種高性能數字輸出端口電路所屬
本專利技術涉及一種高性能數字輸出端口電路，適用于電源域領域。
技術介紹
在多電源域系統中，數字輸出端日主要實現低電源域到高電源域邏輯之間的電平轉換以及提供輸出驅動能力等功能.數字輸出端日的速度、功耗與噪聲性能是高速、低電壓、低功耗系統設計的重要環節。傳統多電源系統數字輸出端口主要包括電平轉換和輸出驅動2個部分。其中，數字輸出端日用于實現系統內部的1.8V邏輯信號到端日3.3V信號的切換；輸出驅動實現對信號的輸出，中傳統低轉高電平轉換單元為了解決上拉、下拉競爭的問題，需設計NMOS管的尺寸為PMOS管的4倍左右，從而使輸出存在上升沿與下降沿的嚴重不對稱。因此，傳統的電平轉換電路結構存在較大的延時功耗積。而使電平轉換的上升沿與下降沿對稱能有效降低電平轉換電路的延時功耗積，提升端口的傳輸性能。但電源線上會產生SSN噪聲，當這個電壓波動的值足夠大時，就會影響信號的完整性導致寄存器和邏輯電路的誤觸發，惡化時鐘性能(時鐘脈沖漏失或增插)等，降低單個端口的地彈噪聲電壓Vg可以有效降低SSN噪聲電壓NVg，抑制端口對系統電源及地的干擾，同時提高輸出信號的質量。隨著電路規模的增大，工作頻率的增加，如何有效降低高速開關電路的SSN噪聲已成為提升系統性能的關鍵。
技術實現思路
本專利技術提供一種高性能數字輸出端口電路，電路解決了傳統結構上升沿與下降沿不對稱的問題，降低了電平轉換單元的延時功耗積，改善了輸出端日的傳輸性能，降低了端日的同步開關噪聲(SSN)，提高了端日輸出信號的傳輸質量。本專利技術所采用的技術方案是：高性能數字輸出端口電路包括新型快速低轉高電平轉換電路、新型抗地彈效應輸出驅動電路。通過改進傳統低轉高電平轉換單元，解決了傳統結構上升沿與下降沿不對稱的問題，降低了電平轉換單元的延時功耗積，改善了輸出端日的傳輸性能；同時，增加了抗地彈效應電路，降低了端日的同步開關噪聲(SSN)，提高了端日輸出信號的傳輸質量。所述新型快速低轉高電平轉換電路中，其實線部分為傳統電平轉換電路，M1和M2為低閾值NMOS,M3～M6構成保護M1與M2的耐壓單元，M7和M8為高閾值PMOS。電路增加了加速上拉單元，即虛線部分，其中，M11/M12管在VDL/VDR下拉時關閉，不與M1/M2管構成競爭；而在VDL/VDR上拉時開啟，提升電路的上拉能力，從而達到在增強上拉的同時，不用同時增強下拉來對抗上拉競爭的目的，降低了提升轉換速度所需的功耗，有效降低了功耗延時積，設計M11/M12管尺寸為M7/M8管9倍即可使上拉能力與下拉能力相當。所述新型抗地彈效應輸出驅動電路主要包括控制邏輯和輸出驅動2部分，其中，MP1管和MN1管為輸出驅動管，MP2管和MN2管為輸出續流管，驅動管的尺寸遠大于續流管，該結構利用PMOS控制邏輯模塊和NMOS控制邏輯模塊對輸出電壓采樣，實現對輸出管的切換。當輸出電路輸出信號由高電平向低電平轉換時，連接預驅動上、下節點(A,D)的電壓由高電平轉向低電平，此時MP1管和MP2管關斷.同時節點(D)的信號通過反相器以及傳輸門傳輸到MN1管的柵極，MN1開啟，輸出電路輸出電壓開始下降；通過對輸出信號采樣，關斷傳輸門，即關斷大尺寸管MN1，同時開啟小尺寸管MN2，此時，大尺寸管MN1上出現一個大的負電流變化率，小尺寸管MN2上出現一個小正電流變化率，有效的降低了整體的電流變化率，同時本結構采用大尺寸管MN1提供大的泄放電流，采用小尺寸管MN2續流，滿足了電路對于延時的要求。本專利技術的有益效果是：電路結構緊湊，降低了電平轉換單元的延時功耗積，改善了輸出端日的傳輸性能；降低了端日的同步開關噪聲(SSN)，提高了端日輸出信號的傳輸質量。附圖說明下面結合附圖和實施例對本專利技術進一步說明。圖1是本專利技術的新型快速低轉高電平轉換單元。圖2是本專利技術的新型抗地彈效應輸出驅動電路。具體實施方式下面結合附圖和實施例對本專利技術作進一步說明。如圖1，新型快速低轉高電平轉換電路中，其實線部分為傳統電平轉換電路，M1和M2為低閾值NMOS,M3～M6構成保護M1與M2的耐壓單元，M7和M8為高閾值PMOS。電路增加了加速上拉單元，即虛線部分，其中，M11/M12管在VDL/VDR下拉時關閉，不與M1/M2管構成競爭；而在VDL/VDR上拉時開啟，提升電路的上拉能力，從而達到在增強上拉的同時，不用同時增強下拉來對抗上拉競爭的目的，降低了提升轉換速度所需的功耗，有效降低了功耗延時積，設計M11/M12管尺寸為M7/M8管9倍即可使上拉能力與下拉能力相當。如圖2，新型抗地彈效應輸出驅動電路主要包括控制邏輯和輸出驅動2部分，其中，MP1管和MN1管為輸出驅動管，MP2管和MN2管為輸出續流管，驅動管的尺寸遠大于續流管，該結構利用PMOS控制邏輯模塊和NMOS控制邏輯模塊對輸出電壓采樣，實現對輸出管的切換。當輸出電路輸出信號由高電平向低電平轉換時，連接預驅動上、下節點(A,D)的電壓由高電平轉向低電平，此時MP1管和MP2管關斷.同時節點(D)的信號通過反相器以及傳輸門傳輸到MN1管的柵極，MN1開啟，輸出電路輸出電壓開始下降；通過對輸出信號采樣，關斷傳輸門，即關斷大尺寸管MN1，同時開啟小尺寸管MN2，此時，大尺寸管MN1上出現一個大的負電流變化率，小尺寸管MN2上出現一個小正電流變化率，有效的降低了整體的電流變化率，同時本結構采用大尺寸管MN1提供大的泄放電流，采用小尺寸管MN2續流，滿足了電路對于延時的要求。本文檔來自技高網...

【技術保護點】
一種高性能數字輸出端口電路，其特征是：所述的高性能數字輸出端口電路包括新型快速低轉高電平轉換電路、新型抗地彈效應輸出驅動電路。

【技術特征摘要】
1.一種高性能數字輸出端口電路，其特征是：所述的高性能數字輸出端口電路包括新型快速低轉高電平轉換電路、新型抗地彈效應輸出驅動電路。2.根據權利要求1所述的一種高性能數字輸出端口電路，其特征是：所述新型快速低轉高電平轉換電路中，M1和M2為低閾值NMOS,M3～M6構成保護M1與M2的耐壓單元，M7和M8為高閾值PMOS。3.根據權利要求1所述的一種高性能數字輸出端口電路，其特征是：所述的新型快速低轉高電平轉換電路增加了加速上拉單元，M11/M12管在VDL/VDR下拉時關閉，不與M1/M2管構成競爭。4.根據權利要求1所述的一種高性能數字輸出端口電路，其特征是：所述的新型快速低轉高電平轉換電路中，M11/M12管在VDL/VDR上拉時開啟，提升電路的上拉能力，從而達到在增強上拉的同時，不用...

【專利技術屬性】
技術研發人員：韓會義，
申請(專利權)人：韓會義，
類型：發明
國別省市：遼寧,21