三維存儲器及其形成方法技術

一種三維存儲器及其形成方法，其中，三維存儲器包括：襯底，所述襯底包括相鄰的器件區和連接區；位于所述器件區和連接區襯底上的多個分立的疊層結構，所述疊層結構包括多層重疊的柵極；位于相鄰疊層結構之間的器件區襯底上的隔離層；位于所述連接區襯底上的連接結構，所述連接結構連接相鄰的疊層結構，所述連接結構包括多層重疊的電連接層，各層電連接層兩端分別連接相鄰疊層結構中位于同一層的柵極；分別位于各層柵極表面的若干插塞，各插塞與所接觸的柵極、與所接觸柵極位于同一層的柵極、以及與所接觸柵極位于同一層的電連接層電連接。所述形成方法能夠減少插塞的數量，簡化工藝，減小存儲器的體積，提高芯片的空間利用率。

Three dimensional memory and forming method thereof

A three-dimensional memory and forming method thereof, wherein, the three-dimensional memory device includes a substrate, the substrate including the adjacent device region and connected area; located in the device region and connected region on a substrate and a plurality of discrete laminated structure, the stack structure includes a gate layer overlapping the isolation layer is located in the area of the substrate device; between the adjacent laminated structure on; located in the connection area of the substrate structure on the laminated structure of the adjacent connecting structure, the connecting structure comprises a multi-layer overlapping electrical connection layer, layer at both ends of each layer is electrically connected respectively connect the adjacent laminated structure of the gate in the same layer respectively; in each layer of the gate surface of the plug, the plug contact with the gate, and contact grid positioned on the grid and the same layer and contact with the gate located in the same layer of electrical connection layer is electrically connected . The forming method can reduce the number of plugs, simplify the process, reduce the volume of memory, and improve the space utilization of the chip.

【技術實現步驟摘要】
三維存儲器及其形成方法
本專利技術涉及半導體制造
，尤其涉及一種三維存儲器及其形成方法。
技術介紹
近年來，閃存(flashmemory)存儲器的發展尤為迅速。閃存存儲器的主要特點是在不加電的情況下能長期保持存儲的信息，且具有集成度高、存取速度快、易于擦除和重寫等優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。為了進一步提高閃存存儲器的位密度(bitdensity)，同時減少位成本(bitcost)，提出了一種三維與非門(3DNAND)的閃存存儲器。三維與非門(3DNAND)的閃存存儲器是將多個柵極層層疊設置于基板上，且豎直溝道貫穿多個所述柵極層。底層的柵極層用做底層選擇管，多個中間柵極層用做存儲管，頂層的柵極層用做頂層選擇管。彼此相鄰的頂層選擇管通過字線連接，用做器件的行選擇線。彼此相鄰的豎直溝道通過位線連接，用做器件的列選擇線。然而，現有的三維與非門的閃存存儲單元的制造工藝復雜，且體積較大，會降低芯片的空間利用率。
技術實現思路
本專利技術解決的問題是提供一種三維存儲器及其形成方法，能夠簡化工藝，減小存儲器的體積，提高芯片的空間利用率。為解決上述問題，本專利技術提供一種三維存儲器，包括：襯底，所述襯底包括相鄰的器件區和連接區；位于所述器件區和連接區襯底上的多個分立的疊層結構，所述疊層結構包括多層重疊的柵極；位于相鄰疊層結構之間的器件區襯底上的隔離層；位于所述連接區襯底上的連接結構，所述連接結構連接相鄰的疊層結構，所述連接結構包括多層重疊的電連接層，各層電連接層兩端分別連接相鄰疊層結構中位于同一層的柵極；分別位于各層柵極表面的若干插塞，各插塞與所接觸的柵極、與所接觸柵極位于同一層的柵極、以及與所接觸柵極位于同一層的電連接層電連接?？蛇x的，所述電連接層與所述柵極的材料相同。可選的，所述電連接層與所述柵極的材料為鎢、鋁或銅?？蛇x的，所述疊層結構還包括：位于相鄰柵極之間的第一絕緣層；所述連接結構還包括：位于相鄰電連接層之間的第二絕緣層。可選的，所述第一絕緣層和第二絕緣層的材料為氧化硅。可選的，所述襯底還包括溝道區，所述溝道區與所述連接區或器件區相鄰；所述疊層結構還延伸至所述溝道區襯底上；所述三維存儲器還包括：位于所述溝道區襯底上的若干溝道插塞，所述溝道插塞貫穿所述疊層結構。可選的，還包括：位于所述柵極與溝道插塞之間的柵介質層。相應的，本專利技術還提供一種三維存儲器的形成方法，包括：提供襯底，所述襯底包括相鄰的器件區和連接區；在所述器件區和連接區襯底上形成多個分立的疊層結構和位于相鄰疊層結構之間器件區襯底上的隔離層，所述疊層結構包括多層重疊的柵極；在所述連接區襯底上形成連接結構，所述連接結構連接相鄰的疊層結構，所述連接結構包括多層重疊的電連接層，各層電連接層兩端分別連接相鄰疊層結構中位于同一層的柵極；在各層柵極表面形成若干插塞，各插塞與所接觸的柵極、與所接觸柵極位于同一層的柵極、以及與所接觸柵極位于同一層的電連接層電連接?？蛇x的，所述疊層結構還包括：位于相鄰柵極之間的絕緣層；所述連接結構還包括：位于相鄰電連接層之間的絕緣層；形成所述疊層結構和連接結構的步驟包括：在所述器件區和連接區襯底上形成復合層，所述復合層包括交錯重疊的若干層絕緣層和若干層犧牲層；對所述復合層進行圖形化，去除器件區的部分復合層形成溝槽，所述溝槽在垂直于所述襯底表面的方向上貫穿所述復合層，且所述溝槽的延伸方向垂直于所述器件區與連接區交界線方向；在所述溝槽中形成隔離層；形成所述隔離層之后，去除所述器件區和連接區的犧牲層，在相鄰絕緣層之間形成若干凹槽；在所述器件區和連接區的若干凹槽中形成柵極層，器件區的柵極層和鄰近所述隔離層的連接區柵極層構成所述柵極，連接所述連接區柵極的柵極層構成所述電連接層?？蛇x的，對所述復合層進行圖形化的步驟包括：在所述復合層上形成掩膜層，所述掩膜層覆蓋所述連接區復合層以及所述器件區的部分復合層；以所述掩膜層為掩膜對所述復合層進行刻蝕?？蛇x的，對所述復合層進行刻蝕的工藝包括干法刻蝕工藝或濕法刻蝕工藝?？蛇x的，形成柵極層之前，還包括：在所述器件區和連接區凹槽的底部和側壁表面形成柵介質層?？蛇x的，所述襯底還包括溝道區，所述溝道區與所述器件區或連接區相鄰；所述疊層結構還延伸至所述溝道區襯底上；去除所述器件區和連接區的犧牲層之前，所述形成方法還包括：在所述溝道區的復合層中形成溝道插塞，所述溝道插塞貫穿所述疊層結構?？蛇x的，所述絕緣層的材料為氧化硅；所述犧牲層的材料為多晶硅、多晶鍺或氮化硅；所述柵極層的材料為鎢、鋁或銅?？蛇x的，去除所述器件區和連接區的犧牲層的工藝包括各向同性干法刻蝕工藝或濕法刻蝕工藝?？蛇x的，形成所述柵極層的工藝包括化學氣相沉積工藝。可選的，所述電連接層的材料為鎢、鋁或銅。與現有技術相比，本專利技術的技術方案具有以下優點：本專利技術技術方案提供的三維存儲器中，通過所述電連接層連接相鄰疊層結構中同一層的柵極，能夠實現相鄰疊層結構中的同層柵極的電連接，則相鄰疊層結構中的同層柵極可以共用一個插塞，從而實現柵極與外部電路的電連接。因此，所述形成方法能夠減少插塞的數量，簡化工藝，減小存儲器的體積，提高芯片的空間利用率。本專利技術技術方案提供的三維存儲器的形成方法中，在所述連接區襯底上形成連接相鄰疊層結構的連接結構。通過所述電連接層連接相鄰疊層結構中的同層柵極，能夠實現相鄰疊層結構中的同層柵極的電連接，則相鄰疊層結構中的同層柵極可以共用一個插塞，從而實現柵極與外部電路的電連接。因此，所述形成方法能夠減少插塞的數量，簡化工藝，減小存儲器的體積，提高芯片的空間利用率。附圖說明圖1是一種三維與非門的閃存存儲單元的結構示意圖；圖2至圖12是本專利技術一實施例的三維存儲器的形成方法各步驟的結構示意圖。具體實施方式如
技術介紹
所述，現有的三維與非門的閃存存儲單元的制造工藝復雜，且體積較大，會降低芯片的空間利用率?，F結合一種三維與非門的閃存存儲單元，分析三維與非門的閃存存儲單元的制造工藝復雜，且體積較大的原因。請參考圖1，圖1是現有的三維與非門的閃存存儲單元的結構示意圖，包括：襯底100；位于所述襯底100表面的隔離層103；位于隔離層103表面的底層選擇柵104；位于所述底層選擇柵104上的若干層重疊的控制柵107；位于所述控制柵107上的頂層選擇柵109；位于相鄰兩排重疊設置的底層選擇柵104、控制柵107和頂層選擇柵109之間的襯底內的源線摻雜區120；貫穿所述頂層選擇柵109、控制柵107、底層選擇柵104和隔離層103的溝道通孔(未標示)；位于所述溝道通孔側壁表面的溝道插塞113；位于所述溝道通孔內的溝道插塞113表面的絕緣層115，所述絕緣層115填充滿所述溝道通孔；位于所述若干溝道插塞113頂部表面的若干位線111；位于各層控制柵107表面的若干字線插塞117；位于若干字線插塞117頂部的若干字線119。需要說明的是，相鄰的底層選擇柵104、控制柵107、頂層選擇柵109和位線111之間均具有介質層相互隔離，而圖1為忽略所述介質層的結構示意圖。在所述三維與非門的閃存存儲單元的結構中，需要在每一層底層選擇柵104、控制柵107或頂層選擇柵109表面形成一根或多根字線插塞117，而所述字線插塞117的頂部表面需要形成若干字線119，而每一根本文檔來自技高網...

【技術保護點】
一種三維存儲器，其特征在于，包括：襯底，所述襯底包括相鄰的器件區和連接區；位于所述器件區和連接區襯底上的多個分立的疊層結構，所述疊層結構包括多層重疊的柵極；位于相鄰疊層結構之間的器件區襯底上的隔離層；位于所述連接區襯底上的連接結構，所述連接結構連接相鄰的疊層結構，所述連接結構包括多層重疊的電連接層，各層電連接層兩端分別連接相鄰疊層結構中位于同一層的柵極；分別位于各層柵極表面的若干插塞，各插塞與所接觸的柵極、與所接觸柵極位于同一層的柵極、以及與所接觸柵極位于同一層的電連接層電連接。

【技術特征摘要】
1.一種三維存儲器，其特征在于，包括：襯底，所述襯底包括相鄰的器件區和連接區；位于所述器件區和連接區襯底上的多個分立的疊層結構，所述疊層結構包括多層重疊的柵極；位于相鄰疊層結構之間的器件區襯底上的隔離層；位于所述連接區襯底上的連接結構，所述連接結構連接相鄰的疊層結構，所述連接結構包括多層重疊的電連接層，各層電連接層兩端分別連接相鄰疊層結構中位于同一層的柵極；分別位于各層柵極表面的若干插塞，各插塞與所接觸的柵極、與所接觸柵極位于同一層的柵極、以及與所接觸柵極位于同一層的電連接層電連接。2.如權利要求1所述的三維存儲器，其特征在于，所述電連接層與所述柵極的材料相同。3.如權利要求2所述的三維存儲器，其特征在于，所述電連接層與所述柵極的材料為鎢、鋁或銅。4.如權利要求1所述的三維存儲器，其特征在于，所述疊層結構還包括：位于相鄰柵極之間的第一絕緣層；所述連接結構還包括：位于相鄰電連接層之間的第二絕緣層。5.如權利要求4所述的三維存儲器，其特征在于，所述第一絕緣層和第二絕緣層的材料為氧化硅。6.如權利要求1所述的三維存儲器，其特征在于，所述襯底還包括溝道區，所述溝道區與所述連接區或器件區相鄰；所述疊層結構還延伸至所述溝道區襯底上；所述三維存儲器還包括：位于所述溝道區襯底上的若干溝道插塞，所述溝道插塞貫穿所述疊層結構。7.如權利要求6所述的三維存儲器，其特征在于，還包括：位于所述柵極與溝道插塞之間的柵介質層。8.一種三維存儲器的形成方法，其特征在于，包括：提供襯底，所述襯底包括相鄰的器件區和連接區；在所述器件區和連接區襯底上形成多個分立的疊層結構和位于相鄰疊層結構之間器件區襯底上的隔離層，所述疊層結構包括多層重疊的柵極；在所述連接區襯底上形成連接結構，所述連接結構連接相鄰的疊層結構，所述連接結構包括多層重疊的電連接層，各層電連接層兩端分別連接相鄰疊層結構中位于同一層的柵極；在各層柵極表面形成若干插塞，各插塞與所接觸的柵極、與所接觸柵極位于同一層的柵極、以及與所接觸柵極位于同一層的電連接層電連接。9.如權利要求8所述的三維存儲器的形成方法，其特征在于，所述疊層結構還包括：位于相鄰柵極之間的絕緣層；所...

【專利技術屬性】
技術研發人員：徐強，劉藩東，霍宗亮，夏志良，楊要華，洪培真，華文宇，何佳，
申請(專利權)人：長江存儲科技有限責任公司，
類型：發明
國別省市：湖北,42