引線架及其制造方法、半導體裝置制造方法及圖紙

提供一種半導體裝置，包括：引線架，包括第一表面和第二表面，所述第二表面背對所述第一表面，所述第二表面具有凹向所述第一表面以形成臺階面的一部分；半導體芯片，安裝在所述引線架的所述第一表面上；及密封樹脂，對所述引線架和所述半導體芯片進行密封。其中，所述臺階面包括形成有多個凹部的非平坦表面部，并被所述密封樹脂覆蓋。

Lead frame and method for manufacturing the same, and semiconductor device

To provide a semiconductor device includes a lead frame, which comprises a first surface and a second surface, the second surface opposite the first surface, the second surface is concave to the first surface to form part of a step surface; a semiconductor chip mounted on the lead frame of the first surface; and the sealing resin, the semiconductor chip of the lead frame and the sealing. Wherein, the step surface comprises a non smooth surface portion formed with a plurality of recesses and is covered by the sealing resin.

【技術實現步驟摘要】
引線架及其制造方法、半導體裝置
本專利技術涉及一種引線架及其制造方法、半導體裝置。
技術介紹
已有一種在引線架上安裝半導體芯片并藉由樹脂進行密封的半導體裝置。在這樣的半導體裝置中，工作時的發熱會導致反復發生膨脹或收縮，故存在著引線架和樹脂的界面會產生剝離的可能性。因此，藉由在芯片墊或引線的下表面側設置段差部(高低部或臺階部)，以使樹脂流入段差部，可提高芯片墊或引線與樹脂的密著性。專利文獻1：(日本)特開2014－044980號公報
技術實現思路
然而，在上述方法中，由于芯片墊或引線上所設置的段差部和樹脂的接觸部分的表面積不夠大，故難以獲得預期的密著性。本專利技術是鑒于上述問題而提出的，其課題在于提供一種藉由使引線架上所設置的段差部和樹脂的接觸部分的表面積大于現有技術，可提高與樹脂的密著性的半導體裝置。一種半導體裝置，包括：引線架，包括第一表面和第二表面，所述第二表面背對所述第一表面，所述第二表面具有洼向所述第一表面以形成臺階面的部分；半導體芯片，安裝在所述引線架的所述第一表面上；及密封樹脂，對所述引線架和所述半導體芯片進行密封。其中，所述臺階面包括形成有多個凹部的非平坦表面部，并被所述密封樹脂所覆蓋。根據所公開的技術，能夠提供一種藉由使引線架上所設置的段差部和樹脂的接觸部分的表面積大于現有技術，可提高與樹脂的密著性的半導體裝置。附圖說明圖1A至圖1D是第1實施方式的半導體裝置的示例圖。圖2是S比(Sratio)的說明圖。圖3A至圖3B是對在段差部的段差面上設置凹凸部的效果進行說明的圖。圖4A至圖4B是第1實施方式的半導體裝置的制造步驟的示例圖(其1)。圖5A至圖5D是第1實施方式的半導體裝置的制造步驟的示例圖(其2)。圖6A至圖6D是第1實施方式的半導體裝置的制造步驟的示例圖(其3)。圖7A至圖7D是第1實施方式的半導體裝置的制造步驟的示例圖(其4)。圖8A至圖8B是第1實施方式的半導體裝置的制造步驟的示例圖(其5)。圖9A至圖9C是第1實施方式的半導體裝置的制造步驟的示例圖(其6)。圖10A至圖10D是第2實施方式的半導體裝置的示例圖。圖11A至圖11D是第2實施方式的半導體裝置的制造步驟的示例圖(其1)。圖12A至圖12D是第2實施方式的半導體裝置的制造步驟的示例圖(其2)。圖13A至圖13D是第2實施方式的半導體裝置的制造步驟的示例圖(其3)。圖14A至圖14B是第2實施方式的半導體裝置的制造步驟的示例圖(其4)。圖15A至圖15B是第2實施方式的變形例1的半導體裝置的制造步驟的示例圖(其1)。圖16A至圖16B是第2實施方式的變形例1的半導體裝置的制造步驟的示例圖(其2)。圖17A至圖17B是第2實施方式的變形例2的半導體裝置的制造步驟的示例圖(其1)。圖18A至圖18B是第2實施方式的變形例2的半導體裝置的制造步驟的示例圖(其2)。圖19A至圖19B是對杯剪切試驗的試驗樣品等進行說明的圖。圖20是實施例1的杯剪切試驗結果的示例圖。圖21是實施例2的杯剪切試驗結果的示例圖。圖22是實施例3的杯剪切試驗結果的示例圖。圖23是第1實施方式的另一半導體裝置的截面圖。其中，附圖標記說明如下：1半導體裝置10、10S、10T引線架(leadframe)11芯片墊(diepad)11d、12d段差面(臺階面)11x、12x段差部(臺階部)12引線13凹凸部(非平坦表面部)15連接部17黏結材18鍍膜20半導體芯片30金屬線40樹脂部151外框部152阻隔條(dambar)153支撐條(supportbar)具體實施方式下面參照附圖對本專利技術的實施方式進行說明。需要說明的是，各圖中存在著對相同的構成部分賦予了相同的符號并對其重復說明進行了省略的情況。〈第1實施方式〉(第1實施方式的半導體裝置的結構)首先對第1實施方式的半導體裝置的結構進行說明。圖1是第1實施方式的半導體裝置的示例圖，圖1的(a)是仰視圖，圖1的(b)沿圖1的(a)的A－A線的截面圖，圖1的(c)是圖1的(b)的B的局部放大截面圖，圖1的(d)是圖1的(b)的B的局部放大仰視圖。然而，在圖1的(a)中，為了方便，除了樹脂部40之外還實施了與圖1的(b)的截面圖相對應的陰影處理。另外，在圖1的(d)中，為了方便，對樹脂部40的圖示進行了省略。參照圖1，半導體裝置1大致具有引線架10、半導體芯片20、金屬線30(bondingwire)及樹脂部40(密封樹脂)。半導體裝置1是所謂的QFN(QuadFlatNon-leadedpackage)型半導體裝置。需要說明的是，在本實施方式中，為了方便，將半導體裝置1的半導體芯片20側稱為上側或一側，將引線架10側稱為下側或另一側。另外，將各部位的半導體芯片20側的面稱為一個面或上表面，將引線架10側的面稱為另一面或下表面。然而，半導體裝置1也能以上下倒置的狀態進行使用或者也能以任意角度進行配置。另外，平面觀察是指從引線架10的一個面的法線方向觀察對象物，平面形狀是指從引線架10的一個面的法線方向觀察對象物時的形狀。在半導體裝置1中，引線架10具有用于安裝半導體芯片20的芯片墊11(芯片安裝部)、多個(plural)引線12(端子部)及支撐條153。作為引線架10的材料例如可使用銅(Cu)或銅合金、42合金(Fe和Ni的合金)等。引線12與芯片墊11電氣分離，平面觀察時，在芯片墊11的周圍按預定間距設置有多個引線。然而，引線12也不必設置在芯片墊11的周圍的4個方向，例如也可僅設置在芯片墊11的兩側。引線12的寬度例如可為0.2mm左右。引線12的間距例如可為0.4mm左右。引線12的上表面的與金屬線30的連接的區域形成有鍍膜18。作為鍍膜18例如可使用Ag膜、Au膜、Ni/Au膜(對Ni膜和Au膜依次進行了層疊的金屬膜)及Ni/Pd/Au膜(對Ni膜、Pd膜及Au膜依次進行了層疊的金屬膜)等。藉由形成鍍膜18，可提高與金屬線30的連接性(wirebonding性)。然而，鍍膜18只要根據需要形成即可。引線架10上設置有引線架10的下表面側被進行了薄型化的段差部。具體而言，在芯片墊11的下表面的外周設置有段差部11x。換言之，芯片墊11的下表面被形成為小于上表面的面積，段差部11x的段差面11d(下表面)在平面觀察時設置在從芯片墊11的樹脂部40的底面露出的露出面(芯片墊11的下表面)的周圍。另外，在除了從樹脂部40的側面露出的那一側之外的引線12的下表面的外周設置有段差部12x。換言之，引線12的下表面被形成為小于上表面的面積，段差部12x的段差面12d(下表面)在平面觀察時設置在除了從樹脂部40的側面露出的那一側的從樹脂部40的底面露出的露出面(引線12的下表面)的周圍。段差部11x的段差面11d和段差部12x的段差面12d被樹脂部40覆蓋。藉由設置段差部11x和12x，由于段差部11x和12x內會流入構成樹脂部40的樹脂，故可防止芯片墊11和引線12從樹脂部40脫落。支撐條153是在對引線架10進行單片化(單個化)之前用于支撐芯片墊11的部件。需要說明的是，支撐條153的里面進行了半蝕刻，支撐條153的厚度與段差部11x和12x大致相同。因此，支撐條153的里面可被樹脂部40完全覆蓋，不會從樹脂部40本文檔來自技高網...

【技術保護點】
一種半導體裝置，包括：引線架，包括第一表面和第二表面，所述第二表面位于所述第一表面的相反側，所述第二表面具有凹向所述第一表面以形成臺階面的一部分；半導體芯片，安裝在所述引線架的所述第一表面上；及密封樹脂，對所述引線架和所述半導體芯片進行密封，其中，所述臺階面包括形成有多個凹部的非平坦表面部，并被所述密封樹脂所覆蓋。

【技術特征摘要】
2015.11.05 JP 2015-2178961.一種半導體裝置，包括：引線架，包括第一表面和第二表面，所述第二表面位于所述第一表面的相反側，所述第二表面具有凹向所述第一表面以形成臺階面的一部分；半導體芯片，安裝在所述引線架的所述第一表面上；及密封樹脂，對所述引線架和所述半導體芯片進行密封，其中，所述臺階面包括形成有多個凹部的非平坦表面部，并被所述密封樹脂所覆蓋。2.如權利要求1所述的半導體裝置，其中：所述多個凹部的每個凹部的平面形狀是圓形或多邊形，所述圓形的直徑為0.020mm以上且0.060mm以下，所述多邊形的外接圓具有0.020mm以上且0.060mm以下的直徑，及在平面上形成所述非平坦表面部的情況下，所述非平坦表面部的表面積與所述平面的表面積之比為1.7以上。3.如權利要求1所述的半導體裝置，其中：所述引線架包括作為外部連接端子的端子，所述端子包括分別包括在所述引線架的所述第一表面和所述第二表面中的第一表面和第二表面，及所述端子的所述第二表面的一部分凹向所述端子的所述第一表面以形成所述臺階面。4.如權利要求3所述的半導體裝置，其中：所述密封樹脂包括側面和底面，所述第一表面和所述第二表面之間延伸的所述端子的側面從所述密封樹脂的所述側面露出，所述端子的所述第二表面的與凹向所述端子的所述第一表面的所述一部分不同的一部分從所述密封樹脂的所述底面露出，及當沿垂直于所述引線架的所述第二表面的方向觀察時，所述臺階面形成在所述端子的所述第二表面的露出了的所述一部分的周緣。5.如權利要求1所述的半導體裝置，其中：所述引線架包括安裝有所述半導體芯片的芯片安裝部，所述芯片安裝部包括分別包括于所述引線架的所述第一表面和所述第二表面的第一表面和第二表面，及所述芯片安裝部的所述第二表面的一部分凹向所述芯片安裝部的所述第一表面以形成所述臺階面。6.如權利要求5所述的半導體裝置，其中：所述密封樹脂包括底面，所述芯片安裝部的所述第二表面的與凹向所述芯片安裝部的第一表面的所述一部分不同的一部分從所述密封樹脂的所述底面露出，及當沿垂直于所述引線架的所述第二表面的方向觀察時，所述臺階面形成在所述芯片安裝部的所述第二表面的露出了的所述一部分的周圍。7.一種引線架，包括：成為半導體裝置的單個區域，所述單個區域包括第一表面和第二表面，所述第一表面上安裝半導體芯片，所述第二表面背對所述第一表面，并具有凹向所述第一表面以形成臺階面的一部分，當密封樹脂對所述單個區域和所述半導體芯片進行密封時，所述臺階面被所述密封樹脂覆蓋，其中，所述臺階面包括形成有多個凹部的非平坦表面部。8.如權利要求7所述的引線架，其中：所述多個凹部的每個凹部的平面形狀是圓形或多邊形，所述圓形的直徑為0.020mm以...

【專利技術屬性】
技術研發人員：林真太郎，
申請(專利權)人：新光電氣工業株式會社，
類型：發明
國別省市：日本,JP