一種存儲(chǔ)器編譯器制造技術(shù)

本發(fā)明專利技術(shù)涉及存儲(chǔ)器技術(shù)領(lǐng)域，尤其涉及一種存儲(chǔ)器編譯器，利用該存儲(chǔ)器編譯器生成的設(shè)計(jì)數(shù)據(jù)不僅包括目前存儲(chǔ)器編譯器生成的存儲(chǔ)器宏單元，還至少包括一微控制器；該微控制器不僅能實(shí)現(xiàn)傳統(tǒng)的對(duì)存儲(chǔ)器的讀出和寫入操作，還能實(shí)現(xiàn)對(duì)存儲(chǔ)器的自我測(cè)試、自我優(yōu)化以及作為一個(gè)片上系統(tǒng)中可選的微處理器核使用，從而提高了存儲(chǔ)器的可靠性和性能。

Memory compiler

The present invention relates to the technical field of the memory, in particular to a memory compiler, using the design data of the memory compiler generated not only including the current memory compiler generates memory macro unit also comprises at least one micro controller; the micro controller not only can realize the traditional read out of the memory and write operations, but also to achieve the memory self testing, self optimization as well as a system on chip microprocessor using optional, so as to improve the reliability and performance of memory.

【技術(shù)實(shí)現(xiàn)步驟摘要】
一種存儲(chǔ)器編譯器
本專利技術(shù)涉及存儲(chǔ)器
，尤其涉及一種存儲(chǔ)器編譯器。
技術(shù)介紹
存儲(chǔ)器(Memory)是現(xiàn)代信息技術(shù)中用于保存信息的記憶設(shè)備。計(jì)算機(jī)中全部信息，包括輸入的原始數(shù)據(jù)、計(jì)算機(jī)程序、中間運(yùn)行結(jié)果和最終運(yùn)行結(jié)果都保存在存儲(chǔ)器中。它根據(jù)存儲(chǔ)器控制器指定的位置存入和取出信息。有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。自世界上第一臺(tái)計(jì)算機(jī)問(wèn)世以來(lái)，計(jì)算機(jī)的存儲(chǔ)器也在不斷的發(fā)展更新，從一開始的汞延遲線，磁帶，磁鼓，磁芯，到現(xiàn)在的半導(dǎo)體存儲(chǔ)器，磁盤，光盤，納米存儲(chǔ)等；從1971年的10um制程，到1999年的0.18um制程，再到如今的14nm制程，工藝發(fā)展也非常迅速。嵌入式存儲(chǔ)器作為嵌入模塊中最普及的一種，因其自身功能的特性，以及同等面積下比組合邏輯塊功耗低的優(yōu)點(diǎn)，在深亞微米的片上系統(tǒng)設(shè)計(jì)中越來(lái)越受到設(shè)計(jì)者的青睞。其應(yīng)用普及程度已經(jīng)與標(biāo)準(zhǔn)單元和輸入輸出單元相當(dāng)。標(biāo)準(zhǔn)單元和輸入輸出單元的生成，需要列舉所有常用規(guī)格，將所有模塊歸納成單元庫(kù)，存儲(chǔ)器的解決方案則不能通過(guò)列舉所有規(guī)格來(lái)實(shí)現(xiàn)。無(wú)論從模塊數(shù)量、數(shù)據(jù)量，還是人力資源上都是不現(xiàn)實(shí)的，這時(shí)就需要一個(gè)工具能夠?qū)崿F(xiàn)各種規(guī)格存儲(chǔ)器的自動(dòng)生成，這就是存儲(chǔ)器編譯器。目前利用存儲(chǔ)器編譯器生成存儲(chǔ)器設(shè)計(jì)數(shù)據(jù)的流程如圖1所示:1)首先客戶提出詳細(xì)的設(shè)計(jì)需求，具體包括存儲(chǔ)器的容量、面積以及功耗等；2)存儲(chǔ)器公司/工程師得到客戶的設(shè)計(jì)要求，將這些需求輸入到存儲(chǔ)器編譯器中，存儲(chǔ)器編譯器開始工作；3)一段時(shí)間后存儲(chǔ)器編譯器生成滿足客戶需求的存儲(chǔ)器的設(shè)計(jì)數(shù)據(jù)。得到的設(shè)計(jì)數(shù)據(jù)一般為存儲(chǔ)器宏單元，其主要包括一定位寬的數(shù)據(jù)總線、控制總線以及地址總線，數(shù)據(jù)總線用于傳輸數(shù)據(jù)信息，比如在執(zhí)行寫操作時(shí)，傳輸要寫入存儲(chǔ)器的數(shù)據(jù)，在執(zhí)行讀操作時(shí)，傳輸從存儲(chǔ)器中讀出的數(shù)據(jù)；控制總線用于傳輸控制命令，比如寫操作命令和讀操作命令；地址總線用于傳輸存儲(chǔ)器的地址信息。存儲(chǔ)區(qū)編譯器在生成存儲(chǔ)器宏單元的同時(shí)也會(huì)產(chǎn)生一狀態(tài)機(jī)(FiniteStateMachine，F(xiàn)SM)用于控制存儲(chǔ)器的操作。狀態(tài)機(jī)由狀態(tài)寄存器和組合邏輯電路構(gòu)成，能夠根據(jù)控制信號(hào)按照預(yù)先設(shè)定的狀態(tài)進(jìn)行狀態(tài)轉(zhuǎn)移，是協(xié)調(diào)相關(guān)信號(hào)動(dòng)作、完成特定操作的控制中心。然而，隨著半導(dǎo)體工藝的發(fā)展，特別是在半導(dǎo)體工藝達(dá)到深亞微米(40nm及以下)以后，一方面嵌入式存儲(chǔ)器的存儲(chǔ)單元密度將會(huì)變得很大(比如存儲(chǔ)密度大于16Mb)，另一方面工藝的波動(dòng)性也會(huì)變大。這些情況都將會(huì)導(dǎo)致狀態(tài)機(jī)很難精確控制嵌入式存儲(chǔ)器的每一BIT數(shù)據(jù)，使得存儲(chǔ)器的可靠性和性能將由性能最差的比特(tailbit)決定。最終，這將導(dǎo)致存儲(chǔ)器的良品率下降，從而極大影響經(jīng)濟(jì)效益，這是本領(lǐng)域技術(shù)人員所不愿見到的。
技術(shù)實(shí)現(xiàn)思路
針對(duì)上述存在的問(wèn)題，本專利技術(shù)公開了一種存儲(chǔ)器編譯器，所述存儲(chǔ)器編譯器生成的存儲(chǔ)器的設(shè)計(jì)數(shù)據(jù)包括存儲(chǔ)器宏單元和微控制器(MicrocontrollerUnit，MCU)；所述微控制器用于控制所述存儲(chǔ)器進(jìn)行讀出、寫入、自我測(cè)試和自我優(yōu)化操作。上述的存儲(chǔ)器編譯器，其中，所述存儲(chǔ)器宏單元包括存儲(chǔ)器板，所述存儲(chǔ)器板包括：存儲(chǔ)陣列，用于存儲(chǔ)數(shù)據(jù)；存儲(chǔ)器外設(shè)，與所述存儲(chǔ)陣列連接，用于對(duì)所述存儲(chǔ)陣列進(jìn)行讀出、寫入操作。上述的存儲(chǔ)器編譯器，其中，所述存儲(chǔ)器編譯器生成的存儲(chǔ)器至少包括：控制總線，用于傳輸控制信號(hào)；數(shù)據(jù)總線，用于傳輸數(shù)據(jù)；地址總線，用于傳輸?shù)刂?；程序錄入總線，用于錄入程序；外部拓展總線，用于實(shí)現(xiàn)所述存儲(chǔ)器的拓展功能。上述的存儲(chǔ)器編譯器，其中，所述控制總線包括：寫入使能總線，用于傳輸寫使能信號(hào)；讀出使能總線，用于傳輸讀使能信號(hào)。上述的存儲(chǔ)器編譯器，其中，所述存儲(chǔ)器編譯器生成的存儲(chǔ)器的設(shè)計(jì)數(shù)據(jù)還包括晶振和第一存儲(chǔ)空間和/或第二存儲(chǔ)空間。上述的存儲(chǔ)器編譯器，其中，所述第一存儲(chǔ)空間為非易失性存儲(chǔ)器。上述的存儲(chǔ)器編譯器，其中，利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行寫入操作時(shí)所采用的模塊包括所述存儲(chǔ)器宏單元、所述微控制器、所述晶振和所述第一存儲(chǔ)空間；利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行寫入操作時(shí)所采用的總線包括所述寫使能總線、所述地址總線和所述數(shù)據(jù)總線。上述的存儲(chǔ)器編譯器，其中，利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行所述寫入操作的步驟包括：所述寫使能總線傳輸?shù)膶懯鼓苄盘?hào)使所述晶振產(chǎn)生時(shí)鐘信號(hào)；所述微控制器接收到所述時(shí)鐘信號(hào)后，讀取所述第一存儲(chǔ)空間中待寫入數(shù)據(jù)的地址，并通過(guò)行、列譯碼器確定該待寫入數(shù)據(jù)在存儲(chǔ)陣列中待存放的位置；所述微控制器控制所述存儲(chǔ)器外設(shè)將所述待寫入數(shù)據(jù)寫入所述待存放的位置。上述的存儲(chǔ)器編譯器，其中，利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行讀出操作時(shí)所采用的模塊包括所述存儲(chǔ)器宏單元、所述微控制器和所述晶振；利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行讀出操作時(shí)所采用的總線包括所述讀使能總線、所述地址總線和所述數(shù)據(jù)總線。上述的存儲(chǔ)器編譯器，其中，利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行所述讀出操作的步驟包括：所述讀使能總線傳輸?shù)淖x使能信號(hào)使所述晶振產(chǎn)生時(shí)鐘信號(hào)；所述微控制器接收到所述時(shí)鐘信號(hào)后，讀取待讀出數(shù)據(jù)的地址信息，并通過(guò)行、列譯碼器確定所述待讀出數(shù)據(jù)在所述存儲(chǔ)陣列中待存放的位置；所述微控制器控制所述存儲(chǔ)器外設(shè)讀出所述待讀出數(shù)據(jù)。上述的存儲(chǔ)器編譯器，其中，利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行自我測(cè)試和自我優(yōu)化操作時(shí)所采用的模塊包括所述存儲(chǔ)器宏單元、所述微控制器、所述晶振和第二存儲(chǔ)空間；利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行自我測(cè)試和自我優(yōu)化操作時(shí)所采用的總線包括所述程序錄入總線。上述的存儲(chǔ)器編譯器，其中，利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行所述自我測(cè)試和自我優(yōu)化操作的步驟包括：通過(guò)所述程序錄入總線將自測(cè)試、優(yōu)化程序錄入到所述第二存儲(chǔ)空間中；所述微控制器執(zhí)行所述第二存儲(chǔ)空間中的自測(cè)試程序，對(duì)存儲(chǔ)器進(jìn)行自我測(cè)試，并獲取測(cè)試結(jié)果；所述微控制器執(zhí)行所述第二存儲(chǔ)空間中的自優(yōu)化程序，并根據(jù)所述測(cè)試結(jié)果對(duì)所述存儲(chǔ)器進(jìn)行優(yōu)化。上述的存儲(chǔ)器編譯器，其中，所述第一存儲(chǔ)空間和所述第二存儲(chǔ)空間為相同的存儲(chǔ)空間。上述的存儲(chǔ)器編譯器，其中，所述第二存儲(chǔ)空間為非易失性存儲(chǔ)器。上述的存儲(chǔ)器編譯器，其中，所述存儲(chǔ)器的拓展功能為所述微控制器為片上系統(tǒng)中的一個(gè)可選微處理器核。上述的存儲(chǔ)器編譯器，其中，所述存儲(chǔ)器為閃存、相變存儲(chǔ)器、阻變存儲(chǔ)器、磁存儲(chǔ)器或鐵電存儲(chǔ)器。上述的存儲(chǔ)器編譯器，其中，所述微控制器為ARM或MIPS架構(gòu)的微控制器。上述專利技術(shù)具有如下優(yōu)點(diǎn)或者有益效果：本專利技術(shù)公開了一種存儲(chǔ)器編譯器，利用該存儲(chǔ)器編譯器生成的設(shè)計(jì)數(shù)據(jù)不僅包括目前存儲(chǔ)器編譯器生成的存儲(chǔ)器宏單元，還至少包括一微控制器；該微控制器不僅能實(shí)現(xiàn)傳統(tǒng)的對(duì)存儲(chǔ)器的讀出和寫入操作，還能實(shí)現(xiàn)對(duì)存儲(chǔ)器的自我測(cè)試、自我優(yōu)化以及作為一個(gè)片上系統(tǒng)(SystemonChip，SOC)中可選的微處理器核使用，從而提高了存儲(chǔ)器的可靠性和性能。附圖說(shuō)明通過(guò)閱讀參照以下圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本專利技術(shù)及其特征、外形和優(yōu)點(diǎn)將會(huì)變得更加明顯。在全部圖中相同的標(biāo)記指示相同的部分。并未可以按照比例繪制圖，重點(diǎn)在于示出本專利技術(shù)的主旨。圖1是傳統(tǒng)技術(shù)中利用存儲(chǔ)器編譯器生成存儲(chǔ)器設(shè)計(jì)數(shù)據(jù)的流程的示意圖；圖2是利用本專利技術(shù)提出的存儲(chǔ)器編譯器生成存儲(chǔ)器設(shè)計(jì)數(shù)據(jù)的流程的示意圖；圖3是執(zhí)行寫入操作所需部分的示意圖；圖4是微控制器執(zhí)行寫本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種存儲(chǔ)器編譯器，其特征在于，所述存儲(chǔ)器編譯器生成的存儲(chǔ)器的設(shè)計(jì)數(shù)據(jù)包括存儲(chǔ)器宏單元和微控制器；所述微控制器用于控制所述存儲(chǔ)器進(jìn)行讀出、寫入、自我測(cè)試和自我優(yōu)化操作。

【技術(shù)特征摘要】
1.一種存儲(chǔ)器編譯器，其特征在于，所述存儲(chǔ)器編譯器生成的存儲(chǔ)器的設(shè)計(jì)數(shù)據(jù)包括存儲(chǔ)器宏單元和微控制器；所述微控制器用于控制所述存儲(chǔ)器進(jìn)行讀出、寫入、自我測(cè)試和自我優(yōu)化操作。2.如權(quán)利要求1所述的存儲(chǔ)器編譯器，其特征在于，所述存儲(chǔ)器宏單元包括存儲(chǔ)器板，所述存儲(chǔ)器板包括：存儲(chǔ)陣列，用于存儲(chǔ)數(shù)據(jù)；存儲(chǔ)器外設(shè)，與所述存儲(chǔ)陣列連接，用于對(duì)所述存儲(chǔ)陣列進(jìn)行讀出、寫入操作。3.如權(quán)利要求2所述的存儲(chǔ)器編譯器，其特征在于，所述存儲(chǔ)器編譯器生成的存儲(chǔ)器至少包括：控制總線，用于傳輸控制信號(hào)；數(shù)據(jù)總線，用于傳輸數(shù)據(jù)；地址總線，用于傳輸?shù)刂罚怀绦蜾浫肟偩€，用于錄入程序；外部拓展總線，用于實(shí)現(xiàn)所述存儲(chǔ)器的拓展功能。4.如權(quán)利要求3所述的存儲(chǔ)器編譯器，其特征在于，所述控制總線包括：寫入使能總線，用于傳輸寫使能信號(hào)；讀出使能總線，用于傳輸讀使能信號(hào)。5.如權(quán)利要求4所述的存儲(chǔ)器編譯器，其特征在于，所述存儲(chǔ)器編譯器生成的存儲(chǔ)器的設(shè)計(jì)數(shù)據(jù)還包括晶振和第一存儲(chǔ)空間和/或第二存儲(chǔ)空間。6.如權(quán)利要求5所述的存儲(chǔ)器編譯器，其特征在于，所述第一存儲(chǔ)空間為非易失性存儲(chǔ)器。7.如權(quán)利要求5所述的存儲(chǔ)器編譯器，其特征在于，利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行寫入操作時(shí)所采用的模塊包括所述存儲(chǔ)器宏單元、所述微控制器、所述晶振和所述第一存儲(chǔ)空間；利用所述微控制器對(duì)所述存儲(chǔ)器進(jìn)行寫入操作時(shí)所采用的總線包括所述寫使能總線、所述地址總線和所述數(shù)據(jù)總線。8...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：景蔚亮，陳邦明，
申請(qǐng)(專利權(quán))人：上海新儲(chǔ)集成電路有限公司，
類型：發(fā)明
國(guó)別省市：上海,31