一種輸出可調驅動器電路制造技術

本發明專利技術一種輸出可調驅動器電路，可調整輸出電壓幅度，輸出電流，上升速率，輸出對稱性。限幅輸出放大器用于提供符合總線傳輸要求的驅動信號。反熔絲后調整數字校正網絡電路可以實現反熔絲調整位的寫入和讀出，輸出電壓幅度調整可以實現對輸出幅度的寬范圍高精度調整，上升速率調整可以調整驅動器輸出的驅動速度，輸出對稱性調整通過調整正負端輸出限幅電路的限幅幅度來調整由于芯片驅動輸出不對稱，芯片正負端PAD引線鍵合，電路管殼布線，以及外接變壓器等芯片外圍輸出阻抗差異引起的輸出對稱性問題。通過對高速大電流輸出驅動總線信號的在線測試后調整，檢測調整峰值幅度，限幅輸出運放用于對輸出驅動總線信號進行限幅輸出，提高信號參數性能。

Output adjustable driver circuit

The invention relates to an adjustable output driver circuit, which can adjust the output voltage amplitude, output current, rising speed and output symmetry. A limiting output amplifier is used to provide a driving signal that meets the requirements of the bus transmission. After the adjustment of anti fuse digital correction circuit can realize the network anti fuse adjusting bit write and read, the amplitude of the output voltage can be adjusted to achieve a wide range of output amplitude precision adjustment, driving speed rise rate adjustment can adjust the output driver, symmetrical output adjustable limiting amplitude by adjusting the whole positive and negative output limiter circuit. Adjust the drive output due to the chip chip PAD asymmetry, the positive and negative ends of wire bonding, shell and tube circuit wiring, the problem of output caused by symmetry and external transformer chip peripheral output impedance difference. The online test drive bus signal through the output of high current after adjustment, adjust the detection peak amplitude limiting output amplifier for driving output bus signal limiting output, improve the performance of signal parameters.

【技術實現步驟摘要】
一種輸出可調驅動器電路
本專利技術涉及一種輸出可調驅動器電路，即一種高速大電流限幅驅動電路，屬于驅動電路的

技術介紹
數據通信總線驅動器電路的作用為將經數據編碼器編碼的信號轉換為符合總線傳輸特性要求的數據通信總線信號。在集成電路中，普通結構的驅動電路一般采用常規功率放大實現一定驅動能力的輸出驅動，而且參數指標極大依賴于工藝條件，很難滿足數據通信總線傳輸中要求的驅動速度，驅動能力，輸出對稱性，過零穩定性，輸出過沖和振鈴參數指標要求。
技術實現思路
本專利技術的技術解決問題為：克服現有技術不足，提出一種輸出可調驅動器電路，即一種新的主要用于適合數據通信總線傳輸特型指標要求的高速大電流限幅驅動電路，可以克服工藝容差實現滿足數據通信協議電參數參數指標要求。主要電參數指標滿足最大輸出驅動電流800mA，信號速率1M的總線驅動特征，輸出幅度18V至27V(變壓器耦合模式)，上升速率100ns至300ns，過零穩定性小于25ns。本專利技術的技術解決方案為：一種輸出可調驅動器電路，包括：差分運放111A、差分運放112A、電阻120A、電阻121A、PMOS管123A、NMOS管115A、NMOS管124A、差分反饋運放113A、差分反饋運放114A、反饋電阻122A、反饋電阻116A、限幅二極管D32、基準源118、輸出參數調整電路117、緩沖運算放大器119、差分運放111B、差分運放112B、電阻120B、電阻121B、PMOS管123B、NMOS管115B、NMOS管124B、差分反饋運放113B、差分反饋運放114B、反饋電阻122B、反饋電阻116B、偏置二極管D32、基準源118、緩沖運算放大器119；外部差分信號輸入正端IN+連接差分運放111A的正端，外部差分信號輸入負端IN-連接差分運放111A的負端；差分運放111A輸出正端連接電阻120A的一端和差分運放112A的正輸入端，接地電阻120A的另一端接地GND；差分運放111A輸出負端連接電阻121A的一端和差分運放112A的負輸入端，接地電阻121A的另一端接地GND；差分運放112A的輸出端連接PMOS管123A的柵極，PMOS管123A的源極連接電源VDD；，PMOS管123A的漏極連接NMOS管115A柵極和NMOS管124A的漏極；NMOS管115A源極接地；漏級接外部輸出TXOUT-和反饋電阻122A的一端，122A的另一端連接限幅二極管D32的正極和反饋電阻116A的一端；反饋電阻116A的另一端連接差分運放114A的正輸入端，差分運放114A的負輸入端連接輸出參數調整電路117的輸出；差分反饋運放114A的正輸出連接差分反饋運放113A的負輸入端，差分反饋運放114A的負輸出端連接差分反饋運放113A的正輸入端；差分反饋運放113A的輸出連接NMOS管124A的柵極，NMOS管124A的源極接地；外部差分信號輸入正端IN+連接差分運放112B的負端，外部差分信號輸入負端IN-連接差分運放112B的正端；差分運放112B輸出正端連接電阻120B的一端和差分運放111B的正輸入端，接地電阻120B的另一端接地GND；差分運放112B輸出負端連接電阻121B的一端和差分運放111B的負輸入端，接地電阻121B的另一端接地GND；差分運放111B的輸出端連接PMOS管123B的柵極，PMOS管123B的源極連接電源VDD；PMOS管123B的漏極連接NMOS管115B柵極和NMOS管124B的漏極；NMOS管115B源極接地；漏級接外部輸出TXOUT+和反饋電阻122B的一端，122B的另一端連接限幅二極管D32的正極和反饋電阻116B的一端；反饋電阻116B的另一端連接差分運放114B的正輸入端，差分運放114B的負輸入端連接輸出參數調整電路117的輸出；差分反饋運放114B的正輸出連接差分反饋運放113B的負輸入端，差分反饋運放114B的負輸出端連接差分反饋運放113B的正輸入端；差分反饋運放113B的輸出連接NMOS管124B的柵極，NMOS管124B的源極接地；基準源118的輸出1.25V的參考電壓連接緩沖運算放大器119的正輸入端，緩沖運算放大器119的負輸入端連接緩沖運算放大器119的輸出和偏置二極管D32的負極。輸出參數調整電路，包括：讀寫開關K1、讀出電流源I32、齊納反熔絲二極管D0、D1、……、DN、……、D31，N為大于1且小于31的整數、對地電流源I0，I1、……、IN、……、I31、開關S<0>、S<1>、……、S<N>、……、S<31>；讀寫輸入電源信號輸入到讀寫開關K1的一端，讀寫開關K1的另一端連接并聯連接的齊納反熔絲二極管D0、D1、……、DN、……、D31的負極，讀出電流源I32電流流入端連接工作電源，讀出電流源I32電流流出端接接齊納反熔絲二極管序列D0，D1……DN……D31的負極并與讀寫開關K1的另一端連接為讀出序列D<0,31>提供偏置。齊納反熔絲二極管D0、D1、……、DN、……、D31的正極連接對地電流源I0、I1、……、IN、……、I31的電流流入端分別和開關S<0>、S<1>、……、S<N>、……、S<31>的一端,對地電流源I0，I1、……、IN、……、I31的電流流出端連接開關S<0>、S<1>、……、S<N>、……、S<31>的另一端并接地；齊納反熔絲二極管D0、D1、……、DN、……、D31的正極作為輸出參數調整電路的輸出配置位送給差分反饋運放114A和114B的負輸入端來調整負端輸入偏置實現對輸出驅動電參數的調整；開關S<0>、S<1>、……、S<N>、……、S<31>的開關鍵分別連接脈沖序列信號S<0,31>，脈沖序列信號S<0,31>作為開關S<0>、S<1>、……、S<N>、……、S<31>的輸入信號，脈沖序列信號控制S<0>，S<1>、……、S<N>、……、S<31>在K1閉合導通時僅有其中一個導通，對需要編程寫入數據的對應的反熔絲齊納二極管D0、D1、……、DN、……、D31熱擊穿形成低阻通路，這樣需要電路工作時經過編程數據寫入的反熔絲齊納二極管對應的數據輸出位就輸出高電平，而沒有經過編程數據寫入的反熔絲齊納二極管輸出位輸出低電平，通過這種方式實現了驅動參數配置。本專利技術相對現有技術的優點在于：(1)本專利技術提供一種應用于數據通信總線驅動傳輸的電路，它采用一種高速大電流限幅輸出結構、輸出驅動電參數(幅度，沿時間，對稱性)后調整結構、內置基準電流源和電壓源、增益幅度以及速度調整電路。(2)幅度調整放大器用于提供幅度的階梯性大動態范圍的調整，引入了高速限幅反饋運算放大器，既實現了反饋環路的限幅要求，又能保證高速大電流輸出驅動信號滿足穩定性要求，降低過沖和振鈴，通過差異不對稱補償使得輸出差分信號對稱性滿足指標要求，通過電流源輸出IV轉換調整限幅反饋參本文檔來自技高網...

【技術保護點】
一種輸出可調驅動器電路，其特征在于包括：差分運放111A、差分運放112A、電阻120A、電阻121A、PMOS管123A、NMOS管115A、NMOS管124A、差分反饋運放113A、差分反饋運放114A、反饋電阻122A、反饋電阻116A、限幅二極管D32、基準源118、輸出參數調整電路117、緩沖運算放大器119、差分運放111B、差分運放112B、電阻120B、電阻121B、PMOS管123B、NMOS管115B、NMOS管124B、差分反饋運放113B、差分反饋運放114B、反饋電阻122B、反饋電阻116B、偏置二極管D32、基準源118、緩沖運算放大器119；外部差分信號輸入正端IN+連接差分運放111A的正端，外部差分信號輸入負端IN?連接差分運放111A的負端；差分運放111A輸出正端連接電阻120A的一端和差分運放112A的正輸入端，接地電阻120A的另一端接地GND；差分運放111A輸出負端連接電阻121A的一端和差分運放112A的負輸入端，接地電阻121A的另一端接地GND；差分運放112A的輸出端連接PMOS管123A的柵極，PMOS管123A的源極連接電源VDD；，PMOS管123A的漏極連接NMOS管115A柵極和NMOS管124A的漏極；NMOS管115A源極接地；漏級接外部輸出TXOUT?和反饋電阻122A的一端，122A的另一端連接限幅二極管D32的正極和反饋電阻116A的一端；反饋電阻116A的另一端連接差分運放114A的正輸入端，差分運放114A的負輸入端連接輸出參數調整電路117的輸出；差分反饋運放114A的正輸出連接差分反饋運放113A的負輸入端，差分反饋運放114A的負輸出端連接差分反饋運放113A的正輸入端；差分反饋運放113A的輸出連接NMOS管124A的柵極，NMOS管124A的源極接地；外部差分信號輸入正端IN+連接差分運放112B的負端，外部差分信號輸入負端IN?連接差分運放112B的正端；差分運放112B輸出正端連接電阻120B的一端和差分運放111B的正輸入端，接地電阻120B的另一端接地GND；差分運放112B輸出負端連接電阻121B的一端和差分運放111B的負輸入端，接地電阻121B的另一端接地GND；差分運放111B的輸出端連接PMOS管123B的柵極，PMOS管123B的源極連接電源VDD；PMOS管123B的漏極連接NMOS管115B柵極和NMOS管124B的漏極；NMOS管115B源極接地；漏級接外部輸出TXOUT+和反饋電阻122B的一端，122B的另一端連接限幅二極管D32的正極和反饋電阻116B的一端；反饋電阻116B的另一端連接差分運放114B的正輸入端，差分運放114B的負輸入端連接輸出參數調整電路117的輸出；差分反饋運放114B的正輸出連接差分反饋運放113B的負輸入端，差分反饋運放114B的負輸出端連接差分反饋運放113B的正輸入端；差分反饋運放113B的輸出連接NMOS管124B的柵極，NMOS管124B的源極接地；基準源118的輸出連接緩沖運算放大器119的正輸入端，緩沖運算放大器119的負輸入端連接緩沖運算放大器119的輸出和偏置二極管D32的負極。...

【技術特征摘要】
1.一種輸出可調驅動器電路，其特征在于包括：差分運放111A、差分運放112A、電阻120A、電阻121A、PMOS管123A、NMOS管115A、NMOS管124A、差分反饋運放113A、差分反饋運放114A、反饋電阻122A、反饋電阻116A、限幅二極管D32、基準源118、輸出參數調整電路117、緩沖運算放大器119、差分運放111B、差分運放112B、電阻120B、電阻121B、PMOS管123B、NMOS管115B、NMOS管124B、差分反饋運放113B、差分反饋運放114B、反饋電阻122B、反饋電阻116B、偏置二極管D32、基準源118、緩沖運算放大器119；外部差分信號輸入正端IN+連接差分運放111A的正端，外部差分信號輸入負端IN-連接差分運放111A的負端；差分運放111A輸出正端連接電阻120A的一端和差分運放112A的正輸入端，接地電阻120A的另一端接地GND；差分運放111A輸出負端連接電阻121A的一端和差分運放112A的負輸入端，接地電阻121A的另一端接地GND；差分運放112A的輸出端連接PMOS管123A的柵極，PMOS管123A的源極連接電源VDD；，PMOS管123A的漏極連接NMOS管115A柵極和NMOS管124A的漏極；NMOS管115A源極接地；漏級接外部輸出TXOUT-和反饋電阻122A的一端，122A的另一端連接限幅二極管D32的正極和反饋電阻116A的一端；反饋電阻116A的另一端連接差分運放114A的正輸入端，差分運放114A的負輸入端連接輸出參數調整電路117的輸出；差分反饋運放114A的正輸出連接差分反饋運放113A的負輸入端，差分反饋運放114A的負輸出端連接差分反饋運放113A的正輸入端；差分反饋運放113A的輸出連接NMOS管124A的柵極，NMOS管124A的源極接地；外部差分信號輸入正端IN+連接差分運放112B的負端，外部差分信號輸入負端IN-連接差分運放112B的正端；差分運放112B輸出正端連接電阻120B的一端和差分運放111B的正輸入端，接地電阻120B的另一端接地GND；差分運放112B輸出負端連接電阻121B的一端和差分運放111B的負輸入端，接地電阻121B的另一端接地GND；差分運放111B的輸出端連接PMOS管123B的柵極，PMOS管123B的源極連接電源VDD；PMOS管123B的漏極連接NMOS管115B柵極和NMOS管124B的漏極；NMOS管115B源極接地；漏級接外部輸出TXOUT+和反饋電阻122B的一端，122B的另一端連接限幅二極管D32的正極和反饋電阻116B的一端；反饋電阻116B的另一端連接差分運放...

【專利技術屬性】
技術研發人員：牛世琪，張奇榮，郭楹，張濤，徐靜嫻，
申請(專利權)人：北京時代民芯科技有限公司，北京微電子技術研究所，
類型：發明
國別省市：北京,11