用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)及方法技術(shù)方案

本發(fā)明專利技術(shù)提供一種用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)及方法，該系統(tǒng)包括：集成的數(shù)字單元，包括DSP芯片和FPGA芯片，以插板的形式安裝于微小衛(wèi)星的綜合電子艙中，并通過安裝接口與所述綜合電子艙進(jìn)行通信；存儲(chǔ)陣列用于對(duì)所述FPGA芯片所寫入的所述高速數(shù)據(jù)流和所述實(shí)時(shí)數(shù)據(jù)流進(jìn)行存儲(chǔ)；以及X頻段調(diào)制器，用于對(duì)所述FPGA芯片在進(jìn)行復(fù)接操作時(shí)所形成的基帶信號(hào)進(jìn)行調(diào)制，進(jìn)而通過X頻段天線將X頻段射頻信號(hào)發(fā)送至地面。本發(fā)明專利技術(shù)集成了高速數(shù)據(jù)管理和數(shù)據(jù)傳輸設(shè)備，具有體積小、質(zhì)量輕、功耗低的特點(diǎn)，對(duì)布局、功耗有嚴(yán)格限制的微小衛(wèi)星有重要意義。數(shù)字部分集成設(shè)計(jì)，省去設(shè)備間的接口，利于整星裝配布局。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及衛(wèi)星數(shù)據(jù)管理領(lǐng)域，特別是涉及一種用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)及方法。
技術(shù)介紹
微小衛(wèi)星具有體積小、成本低、性能高等特點(diǎn)，常規(guī)衛(wèi)星系統(tǒng)中：高速數(shù)據(jù)存儲(chǔ)管理、數(shù)據(jù)傳輸設(shè)備相互獨(dú)立，設(shè)備之間通過高速電纜傳輸數(shù)據(jù)。為了保證幾百M(fèi)bps甚至Gbps信號(hào)可靠傳輸，需要使用專用接口芯片和高速電纜保證信號(hào)同步，但由于整體功耗受限、總體布局裕度低，留給高速數(shù)據(jù)管理傳輸系統(tǒng)余地較小。如何在體積、功耗均受限的條件下，將高速數(shù)據(jù)存儲(chǔ)管理、數(shù)據(jù)傳輸兩套星載設(shè)備高度集成一體化設(shè)計(jì)，并實(shí)現(xiàn)簡(jiǎn)便的工程應(yīng)用成為微小衛(wèi)星發(fā)展中亟待解決的問題。
技術(shù)實(shí)現(xiàn)思路
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本專利技術(shù)的目的在于提供一種用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)及方法，用于解決微小衛(wèi)星的體積、功耗均受限而現(xiàn)有的高速數(shù)據(jù)存儲(chǔ)管理和數(shù)據(jù)傳輸設(shè)備無法使用的問題。為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本專利技術(shù)提供一種用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)，包括：集成的數(shù)字單元，包括DSP芯片和FPGA芯片，所述DSP芯片通過外部存儲(chǔ)器接口以異步形式連接所述FPGA芯片，所述集成的數(shù)字單元以插板的形式安裝于微小衛(wèi)星的綜合電子艙中，并通過安裝的接口與所述綜合電子艙進(jìn)行通信；所述DSP芯片用于接收和處理所述綜合電子艙發(fā)送的數(shù)據(jù)注入命令，還用于管理控制所述FPGA芯片的操作；所述FPGA芯片用于對(duì)從所述綜合電子艙接收的高速數(shù)據(jù)流和實(shí)時(shí)數(shù)據(jù)流進(jìn)行存儲(chǔ)操作、讀取操作以及復(fù)接操作；存儲(chǔ)陣列，與所述FPGA芯片連接，用于對(duì)所述FPGA芯片在進(jìn)行存儲(chǔ)操作時(shí)所寫入的所述高速數(shù)據(jù)流和所述實(shí)時(shí)數(shù)據(jù)流進(jìn)行存儲(chǔ)；以及X頻段調(diào)制器，與所述FPGA芯片連接，用于對(duì)所述FPGA芯片在進(jìn)行復(fù)接操作時(shí)所形成的基帶信號(hào)進(jìn)行調(diào)制，所述X頻段調(diào)制器采用微波直接調(diào)制技術(shù)將所述基帶信號(hào)調(diào)制成X頻段射頻信號(hào)，進(jìn)而通過X頻段天線將所述X頻段射頻信號(hào)發(fā)送至地面。優(yōu)選地，還包括X頻段固放器，與所述X頻段調(diào)制器連接，用于將所述X頻段調(diào)制器所形成的X頻段射頻信號(hào)進(jìn)行放大處理，經(jīng)放大后的X頻段射頻信號(hào)再通過所述X頻段天線進(jìn)行發(fā)送。優(yōu)選地，還包括連接于所述DSP芯片和所述FPGA芯片的CAN控制器，所述CAN控制器通過CAN總線與所述綜合電子艙通信連接，所述CAN控制器用于接收所述綜合電子艙發(fā)送的控制指令和獲取所述DSP芯片與所述FPGA芯片的系統(tǒng)狀態(tài)向所述綜合電子艙發(fā)送。優(yōu)選地，所述FPGA芯片進(jìn)行復(fù)接操作時(shí)，對(duì)所述高速數(shù)據(jù)流和所述實(shí)時(shí)數(shù)據(jù)流進(jìn)行復(fù)接以形成復(fù)接數(shù)據(jù)流，并對(duì)所形成的復(fù)接數(shù)據(jù)流進(jìn)行信道編碼操作而生成基帶信號(hào)。優(yōu)選地，所述DSP芯片通過外部存儲(chǔ)器接口以異步形式連接有MRAM存儲(chǔ)器。本專利技術(shù)還提供了一種用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)姆椒ǎǎ禾峁〥SP芯片和FPGA芯片，將所述FPGA芯片通過所述DSP芯片上的外部存儲(chǔ)器接口以異步形成進(jìn)行連接，形成集成的數(shù)字單元；將所形成的集成的數(shù)字單元以插板的形式安裝于微小衛(wèi)星的綜合電子艙中，并通過安裝的接口與所述綜合電子艙進(jìn)行通信；利用所述DSP芯片接收和處理所述綜合電子艙發(fā)送的數(shù)據(jù)注入命令，利用所述DSP芯片管理控制所述FPGA芯片的操作；利用所述FPGA芯片對(duì)從所述綜合電子艙接收的高速數(shù)據(jù)流和實(shí)時(shí)數(shù)據(jù)流進(jìn)行存儲(chǔ)操作、讀取操作以及復(fù)接操作；利用所述FPGA芯片進(jìn)行存儲(chǔ)操作時(shí)，利用存儲(chǔ)陣列對(duì)所述高速數(shù)據(jù)流和所述實(shí)時(shí)數(shù)據(jù)流進(jìn)行存儲(chǔ)；以及利用所述FPGA芯片進(jìn)行復(fù)接操作時(shí)，對(duì)所述FPGA芯片經(jīng)復(fù)接操作所形成的基帶信號(hào)進(jìn)行調(diào)制，采用微波直接調(diào)制技術(shù)將所述基帶信號(hào)調(diào)制成X頻段射頻信號(hào)，進(jìn)而通過X頻段天線將所述X頻段射頻信號(hào)發(fā)送至地面。優(yōu)選地，在通過X頻段天線將所述X頻段射頻信號(hào)發(fā)送前，還包括：通過X頻段固放器對(duì)所述X頻段射頻信號(hào)進(jìn)行放大處理。優(yōu)選地，還包括：將所述DSP芯片和所述FPGA芯片連接CAN控制器；將所述CAN控制器通過CAN總線與所述綜合電子艙通信連接；利用所述CAN控制器接收所述綜合電子艙發(fā)送的控制指令和獲取所述DSP芯片與所述FPGA芯片的系統(tǒng)狀態(tài)并向所述綜合電子艙發(fā)送。優(yōu)選地，利用所述FPGA芯片進(jìn)行復(fù)接操作時(shí)，利用所述FPGA芯片對(duì)所述高速數(shù)據(jù)流和所述實(shí)時(shí)數(shù)據(jù)流進(jìn)行復(fù)接以形成復(fù)接數(shù)據(jù)流，并對(duì)所形成的復(fù)接數(shù)據(jù)流經(jīng)信道編碼操作而生成基帶信號(hào)。優(yōu)選地，還包括：提供MRAM存儲(chǔ)器，將所述MRAM存儲(chǔ)器通過所述DSP芯片上的外部存儲(chǔ)器接口以異步形成進(jìn)行連接。如上所述，本專利技術(shù)的一種用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)及方法，具有以下有益效果：本專利技術(shù)的用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)及方法，集成了高速數(shù)據(jù)管理和數(shù)據(jù)傳輸設(shè)備，具有體積小、質(zhì)量輕、功耗低的特點(diǎn)，對(duì)布局、功耗有嚴(yán)格限制的微小衛(wèi)星有重要意義。本專利技術(shù)利用一個(gè)裝置實(shí)現(xiàn)了高速數(shù)據(jù)管理和傳輸，數(shù)字部分集成設(shè)計(jì)，省去設(shè)備間的接口，利于整星裝配布局，對(duì)衛(wèi)星接口聯(lián)調(diào)、快速總裝有積極意義。附圖說明圖1顯示為本專利技術(shù)用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)的組成框圖；圖2顯示為本專利技術(shù)用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)的一實(shí)施例的系統(tǒng)圖；圖3顯示為本專利技術(shù)用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)的外形示意圖；圖4顯示為本專利技術(shù)用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)及方法的信號(hào)處理流程圖；圖5顯示為本專利技術(shù)用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)姆椒ǖ牧鞒虉D。元件標(biāo)號(hào)說明11集成的數(shù)字單元12存儲(chǔ)陣列13X頻段調(diào)制器14X頻段固放器15X頻段天線111DSP芯片112FPGA芯片21CAN控制器22MRAM存儲(chǔ)器S11～S16步驟具體實(shí)施方式以下通過特定的具體實(shí)例說明本專利技術(shù)的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本專利技術(shù)的其他優(yōu)點(diǎn)與功效。本專利技術(shù)還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本專利技術(shù)的精神下進(jìn)行各種修飾或改變。需說明的是，在不沖突的情況下，以下實(shí)施例及實(shí)施例中的特征可以相互組合。需要說明的是，以下實(shí)施例中所提供的圖示僅以示意方式說明本專利技術(shù)的基本構(gòu)想，遂圖式中僅顯示與本專利技術(shù)中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。請(qǐng)參閱圖1，本專利技術(shù)提供一種用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)及方法，可解決微小衛(wèi)星在功耗、布局受限條件下的高速數(shù)據(jù)處理問題，還具備多路數(shù)據(jù)流的復(fù)接調(diào)度功能。該高速數(shù)據(jù)管理和傳輸裝置可以插板的形式安裝在衛(wèi)星綜合電子艙中，由綜合電子艙供電，還從綜合電子艙間接接收多路載荷高速數(shù)據(jù)流和低速控制信號(hào)流。本專利技術(shù)還將常規(guī)高速數(shù)據(jù)管理及數(shù)據(jù)傳輸裝置中的數(shù)字部分集成設(shè)計(jì)，可省略設(shè)備間的數(shù)據(jù)接口電路，具有外形尺寸小、重量輕和功耗低的特點(diǎn)。下面結(jié)合附圖對(duì)本專利技術(shù)用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)及方法進(jìn)行說明。如圖1所示，本專利技術(shù)的一種用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)包括集成的數(shù)字單元11、存儲(chǔ)陣列12、X頻段調(diào)制器13、X頻段固放器14以及X頻段天線15，其中集成的數(shù)字單元11與存儲(chǔ)陣列12和X頻段調(diào)制器13連接，X頻段調(diào)制器13與X頻段固放器14連接，X頻段固放器14與X頻段天線15連接。結(jié)合圖2所示，集成的數(shù)字單元11包括DSP本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)，其特征在于，包括：集成的數(shù)字單元，包括DSP芯片和FPGA芯片，所述DSP芯片通過外部存儲(chǔ)器接口以異步形式連接所述FPGA芯片，所述集成的數(shù)字單元以插板的形式安裝于微小衛(wèi)星的綜合電子艙中，并通過安裝的接口與所述綜合電子艙進(jìn)行通信；所述DSP芯片用于接收和處理所述綜合電子艙發(fā)送的數(shù)據(jù)注入命令，還用于管理控制所述FPGA芯片的操作；所述FPGA芯片用于對(duì)從所述綜合電子艙接收的高速數(shù)據(jù)流和實(shí)時(shí)數(shù)據(jù)流進(jìn)行存儲(chǔ)操作、讀取操作以及復(fù)接操作；存儲(chǔ)陣列，與所述FPGA芯片連接，用于對(duì)所述FPGA芯片在進(jìn)行存儲(chǔ)操作時(shí)所寫入的所述高速數(shù)據(jù)流和所述實(shí)時(shí)數(shù)據(jù)流進(jìn)行存儲(chǔ)；以及X頻段調(diào)制器，與所述FPGA芯片連接，用于對(duì)所述FPGA芯片在進(jìn)行復(fù)接操作時(shí)所形成的基帶信號(hào)進(jìn)行調(diào)制，所述X頻段調(diào)制器采用微波直接調(diào)制技術(shù)將所述基帶信號(hào)調(diào)制成X頻段射頻信號(hào)，進(jìn)而通過X頻段天線將所述X頻段射頻信號(hào)發(fā)送至地面。

【技術(shù)特征摘要】
1.一種用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)，其特征在于，包括：集成的數(shù)字單元，包括DSP芯片和FPGA芯片，所述DSP芯片通過外部存儲(chǔ)器接口以異步形式連接所述FPGA芯片，所述集成的數(shù)字單元以插板的形式安裝于微小衛(wèi)星的綜合電子艙中，并通過安裝的接口與所述綜合電子艙進(jìn)行通信；所述DSP芯片用于接收和處理所述綜合電子艙發(fā)送的數(shù)據(jù)注入命令，還用于管理控制所述FPGA芯片的操作；所述FPGA芯片用于對(duì)從所述綜合電子艙接收的高速數(shù)據(jù)流和實(shí)時(shí)數(shù)據(jù)流進(jìn)行存儲(chǔ)操作、讀取操作以及復(fù)接操作；存儲(chǔ)陣列，與所述FPGA芯片連接，用于對(duì)所述FPGA芯片在進(jìn)行存儲(chǔ)操作時(shí)所寫入的所述高速數(shù)據(jù)流和所述實(shí)時(shí)數(shù)據(jù)流進(jìn)行存儲(chǔ)；以及X頻段調(diào)制器，與所述FPGA芯片連接，用于對(duì)所述FPGA芯片在進(jìn)行復(fù)接操作時(shí)所形成的基帶信號(hào)進(jìn)行調(diào)制，所述X頻段調(diào)制器采用微波直接調(diào)制技術(shù)將所述基帶信號(hào)調(diào)制成X頻段射頻信號(hào)，進(jìn)而通過X頻段天線將所述X頻段射頻信號(hào)發(fā)送至地面。2.如權(quán)利要求1所述的用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)，其特征在于，還包括X頻段固放器，與所述X頻段調(diào)制器連接，用于將所述X頻段調(diào)制器所形成的X頻段射頻信號(hào)進(jìn)行放大處理，經(jīng)放大后的X頻段射頻信號(hào)再通過所述X頻段天線進(jìn)行發(fā)送。3.如權(quán)利要求1或2所述的用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)，其特征在于，還包括連接于所述DSP芯片和所述FPGA芯片的CAN控制器，所述CAN控制器通過CAN總線與所述綜合電子艙通信連接，所述CAN控制器用于接收所述綜合電子艙發(fā)送的控制指令和獲取所述DSP芯片與所述FPGA芯片的系統(tǒng)狀態(tài)向所述綜合電子艙發(fā)送。4.如權(quán)利要求1所述的用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)，其特征在于，所述FPGA芯片進(jìn)行復(fù)接操作時(shí)，對(duì)所述高速數(shù)據(jù)流和所述實(shí)時(shí)數(shù)據(jù)流進(jìn)行復(fù)接以形成復(fù)接數(shù)據(jù)流，并對(duì)所形成的復(fù)接數(shù)據(jù)流進(jìn)行信道編碼操作而生成基帶信號(hào)。5.如權(quán)利要求1所述的用于微小衛(wèi)星的高速數(shù)據(jù)管理和傳輸?shù)南到y(tǒng)，其特征在于，所述DSP芯片通過外部存儲(chǔ)器接口以異步形式連接有MRAM存...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：黃佳，董亮，陳夏，李宗德，聶磊，楊柳青，
申請(qǐng)(專利權(quán))人：上海微小衛(wèi)星工程中心，
類型：發(fā)明
國(guó)別省市：上海;31